此为锁相环函数发生器 包括键盘扫描程序 频率显示程序 波形显示程序等等
资源简介:此为锁相环函数发生器 包括键盘扫描程序 频率显示程序 波形显示程序等等
上传时间: 2014-01-25
上传用户:fnhhs
资源简介:FPGA器件在通信、消费类电子等领域应用越来越广泛,随着FPGA规模的增大、功能的加强对时钟的要求也越来越高。在FPGA中嵌入时钟发生器对解决该问题是一个不错的选择。本论文首先,描述并分析了电荷泵锁相环时钟发生器的体系结构、组成单元及各单元的非理想特性...
上传时间: 2013-04-24
上传用户:变形金刚
资源简介:PLL是数字锁相环设计源程序, 其中, Fi是输入频率(接收数据), Fo(Q5)是本地输出频率. 目的是从输入数据中提取时钟信号(Q5), 其频率与数据速率一致, 时钟上升沿锁定在数据的上升和下降沿上;顶层文件是PLL.GDF
上传时间: 2014-06-09
上传用户:daguda
资源简介:PLL是数字锁相环设计源程序, 其中, Fi是输入频率(接收数据), 数字锁相技术在通信领域应用非常广泛,本例用VHDL描述了一个锁相环作为参考,源码已经调试过。编译器synplicty.Fo(Q5)是本地输出频率. 目的是从输入数据中提取时钟信号(Q5), 其频率与数据速率一致,...
上传时间: 2013-12-31
上传用户:hphh
资源简介:介绍了一种基于锁频锁相环(FPLL)的载波跟踪算法。频率跟踪模块可以适应较大动态范围的频率变化,基于软件的数控振荡器(NCO)模块可以达到极高的频率跟踪精度。由于有锁频环的频率牵引,锁相环路滤波器可以设计得很窄,具有很好的抑噪性能,满足精确跟踪载波相...
上传时间: 2014-01-23
上传用户:569342831
资源简介:PLL是数字锁相环设计源程序, 其中, Fi是输入频率(接收数据), Fo(Q5)是本地输出频率. 目的是从输入数据中提取时钟信号(Q5), 其频率与数据速率一致, 时钟上升沿锁定在数据的上升和下降沿上; 顶层文件是PLL.GDF
上传时间: 2017-07-24
上传用户:璇珠官人
资源简介:锁相技术相关专辑 38册 209M用数字锁相环电路实现高精度宽范围频率控制.pdf
上传时间: 2014-05-05
上传用户:时代将军
资源简介:该文档为锁相环设计与MATLAB仿真简介资料,讲解的还不错,感兴趣的可以下载看看…………………………
上传时间: 2021-10-21
上传用户:zhanglei193
资源简介:该文档为锁相环中鉴相器的设计与仿真总结文档,是一份很不错的参考资料,具有较高参考价值,感兴趣的可以下载看看………………
上传时间: 2022-04-01
上传用户:aben
资源简介:仿真了锁相环工作到一定时间后达到锁定状态的过程,程序采用的是一阶RC低通滤波器即二阶一型环
上传时间: 2016-02-25
上传用户:qq21508895
资源简介:现场可编程门阵列(FPGA)的发展已经有二十多年,从最初的1200门发展到了目前数百万门至上千万门的单片FPGA芯片。现在,FPGA已广泛地应用于通信、消费类电子和车用电子类等领域,但国内市场基本上是国外品牌的天下。 在高密度FPGA中,芯片上时钟分布质量变的越...
上传时间: 2013-06-10
上传用户:yd19890720
资源简介:为得到性能优良、符合实际工程的锁相环频率合成器,提出了一种以ADI的仿真工具ADIsimPLL为基础,运用ADS(Advanced Design System 2009)软件的快速设计方法。采用此方法设计了频率输出为930~960 MHz的频率合成器。结果表明该频率合成器的锁定时间、相位噪声...
上传时间: 2013-12-16
上传用户:萍水相逢
资源简介:用VHDL写的数字锁相环程序 pll.vhd为源文件 pllTB.vhd为testbench
上传时间: 2014-01-20
上传用户:zwei41
资源简介:全数字锁相环,包括DPD,DLF,DCO.
上传时间: 2015-10-13
上传用户:yt1993410
资源简介:基于MC145159的PLL频率合成器设计与实现 介绍了锁相环路频率合成器的基本原理,分析了集成锁相环芯片M C 145159的工作特性,给出了集成锁相环芯片M C 145159的一个应用实例,为高频频率合成器的设计提供了一个较好的思路.测试结果证明了设计的合理性与实用性,系...
上传时间: 2014-01-17
上传用户:虫虫虫虫虫虫
资源简介:可编程时钟发生器及CYPRESS公司锁相环技术介绍,对硬件设计有参考价值!
上传时间: 2015-12-28
上传用户:love_stanford
资源简介:X28xx功能单元使用.doc 例1、初始化锁相环及外设时钟函数 例2、.cmd格式文件举例 例3、定时器中断应用举例 例4、利用事件管理器输出多种频率的正弦信号输出例程 例5、SPI和DAC TLV 5617接口例程 例6、CAN总线消息发送例程 例7、使用FIFO缓冲发送...
上传时间: 2016-11-14
上传用户:hasan2015
资源简介:定义锁相环的工作模式:单载波为“1”、BPSK调制为“2”、QPSK调制为“3”
上传时间: 2014-12-22
上传用户:litianchu
资源简介:基于LabVIEWFPGA的三相锁相环设计与实现摘要:针对传统 FPGA 模式开发的锁相环在实时人机交互方面的不足,设 计 了 基 于 LabVIEW FPGA 技术的三相锁相环;方 案 以 sbRIO-9631模块为硬件平台,利用 LabVIEW 编程控制 FP...
上传时间: 2022-02-18
上传用户:XuVshu
资源简介:在过去的十几年间,FPGA取得了惊人的发展:集成度已达到1000万等效门、速度可达到400~500MHz。随着FPGA的集成度不断增大,在高密度FPGA中,芯片上时钟的分布质量就变得越来越重要。时钟延时和时钟相位偏移已成为影响系统性能的重要因素。现在,解决时钟延时...
上传时间: 2013-07-06
上传用户:LouieWu
资源简介: PIC16C54C为8位单片机,指令字长12位,全部指令都是单字节指令,系统为哈佛结构,数据总线和程序总线各自独立分开,数据总线宽度为8位,程序总线宽度为12位,内部程序存储器为512×12位,内部数据寄存器为32×8位。 PIC16C54C有12根双向可独立编程I...
上传时间: 2013-12-23
上传用户:dianxin61
资源简介:基于ti公司6713dsp的数字锁相环,运行环境为ccs3.1。希望有所帮助。
上传时间: 2015-10-04
上传用户:ma1301115706
资源简介:为了测量 DVD的Jitter ,需要知道刻录时钟。针对 DVD 特殊的数据格式 NRZI,提出一个专用的时钟恢复系 统 ,用于从读出的 RF信号中恢复写时钟。这个系统采用基于锁相环的双环结构。介绍系统结构、各个模块的构成原理、数 学模型 ,并结合 Simulink 给出仿真结果...
上传时间: 2015-10-13
上传用户:1079836864
资源简介:飞斯卡尔8位单片机的锁相环工作,使单片机载外部晶振为32.768KHZ时,通过编程使总线频率为8M
上传时间: 2015-12-19
上传用户:kytqcool
资源简介:锁相环在通信中使用非常普遍,此代码用matlab编写,经过测试通过,锁相环仿真(源程序与仿真结果)
上传时间: 2015-12-27
上传用户:yzy6007
资源简介:该程序实现的锁相环,运行环境为matlab,二阶的环路滤波器
上传时间: 2016-03-26
上传用户:jichenxi0730
资源简介:基于ADF4001的锁相环程序,AVR GCC版本。所用单片机为ATMEGA16L
上传时间: 2016-08-31
上传用户:waizhang
资源简介:常用的锁相环技术,此程序是我在设计高频电路中运用的,具体见程序,经调试无问题
上传时间: 2016-10-01
上传用户:z1191176801
资源简介:用FPGA实现数字锁相环,开发环境为ISE
上传时间: 2013-12-18
上传用户:tb_6877751
资源简介:运用MSP430驱动锁相环MB1504的程序,IAR编译。能够实现8—60Mhz频率范围精确锁定,步进为10khz
上传时间: 2017-05-11
上传用户:亚亚娟娟123