16个常用HDL编码打包上传 包括记数器

资 源 简 介

16个常用HDL编码打包上传 包括记数器，多路选择器，全加/半加器等，均通过modsim验证

您 可 能 感 兴 趣 的

• 定时记数模块！对44B0的3号定时器编程。
• 编写一个延时1MS子程序根据题目选择是定时还是记数状态
• HDL 编码风格与编码指导,介绍了详细的vhdl和verilog hdl语言的编程风格
• 实现网页浏览人数 的记 数功能 快下啊
• 细胞识别记数系统的实现,全部源代码,包括中心点标记,区域填充,记数等-,Visual C++,图形图象/Graph program
• 利用扫描加记数程序实现百进制,适合VHDL的初学者使用.
• 记数问题
• (可存5个频率数据. 利用记数器1记数,定时器0定时.)
• 本人用java写的记数游戏
• 此代码是我们在单片机来控制CPLD记数,然后读出并转换数据,精度很高,在我们学校的电子设计大赛上还获的了二等奖