128位的地址译码器

相 关 资 源

• 128位的地址译码器免费下载

  资源简介：128位的地址译码器，在cpld或者fpga上实现兼可

  标签： 128 地址 译码器

  上传时间： 2017-03-24

  上传用户：2525775

• 四位微程序控制器的指令译码器免费下载

  资源简介：四位微程序控制器的指令译码器，运用VHDL语言实现。

  标签： 微程序控制器 指令 译码器

  上传时间： 2017-07-18

  上传用户：qunquan

• 基于FPGA的Viterbi译码器设计与实现.rar免费下载

  资源简介：卷积码是广泛应用于卫星通信、无线通信等多种通信系统的信道编码方式。Viterbi算法是卷积码的最大似然译码算法，该算法译码性能好、速度快，并且硬件实现结构比较简单，是最佳的卷积码译码算法。随着可编程逻辑技术的不断发展，使用FPGA实现Viterbi译码器的设...

  标签： Viterbi FPGA 译码器

  上传时间： 2013-06-24

  上传用户：myworkpost

• 卷积编码及基于DSP的Viterbi译码器设计免费下载

  资源简介：·卷积编码及基于DSP的Viterbi译码器设计

  标签： Viterbi DSP 卷积 编码

  上传时间： 2013-04-24

  上传用户：Jason1990

• CPLD制作的BCD译码器软件,包含源代码等免费下载

  资源简介：CPLD制作的BCD译码器软件,包含源代码等

  标签： CPLD BCD 译码器 源代码

  上传时间： 2014-09-09

  上传用户：xiaoxiang

• 提供了一个硬判决的viterbi译码器（2免费下载

  资源简介：提供了一个硬判决的viterbi译码器（2，1，3） 有源程序及算法描述，未成定稿，只供参考 （vhdl 语言描述）

  标签： viterbi 译码器

  上传时间： 2015-07-16

  上传用户：天诚24

• 16位的移位寄存器免费下载

  资源简介：16位的移位寄存器，加上testbench,可以在modelsim里面运行~

  标签： 移位寄存器

  上传时间： 2015-07-18

  上传用户：璇珠官人

• 这是一个md5的杂凑算法,对于一般的文本和文件均可以进行运算,产生128位的杂凑值免费下载

  资源简介：这是一个md5的杂凑算法,对于一般的文本和文件均可以进行运算,产生128位的杂凑值

  标签： md5 128 算法 运算

  上传时间： 2014-11-04

  上传用户：源弋弋

• 程序的地址译码免费下载

  资源简介：程序的地址译码，单片机系统中做为外扩接口的地址译码。

  标签： 程序 地址 译码

  上传时间： 2015-11-23

  上传用户：TF2015

• 使用Verilog硬件描述语言编程的38译码器免费下载

  资源简介：使用Verilog硬件描述语言编程的38译码器，包含测试描述

  标签： Verilog 硬件描述语言 编程 译码器

  上传时间： 2014-01-23

  上传用户：cc1015285075

• 哈夫曼的编码译码器免费下载

  资源简介：哈夫曼的编码译码器， 还附带有压缩跟解压缩的功能。

  标签： 编码译码器

  上传时间： 2014-12-21

  上传用户：www240697738

• 目前绝大部分视频数字水印系统是将一个64位-128位的条码嵌入到视频中免费下载

  资源简介：目前绝大部分视频数字水印系统是将一个64位-128位的条码嵌入到视频中，而本软件最大特点是可将用户任意指定的一幅120x120的 黑白图片(如电子印章)隐藏在一段视频流中。这样做的优点是给用户提供了最大的直观性，同时由于偶们嵌入的是一幅图片而不是一组确定...

  标签： 128 视频 分 数字水印

  上传时间： 2016-03-14

  上传用户：qq21508895

• F2812上有3个32位的CPU定时器免费下载

  资源简介：F2812上有3个32位的CPU定时器，本程序主要对CPU定时器0进行操作，100MS产生1次中断，在中断中让开发板上的L1、L3、L5、L7和L2、L4、L6、L8两组发光二极管交替闪烁。

  标签： F2812 CPU 定时器

  上传时间： 2013-12-10

  上传用户：litianchu

• F2812上有3个32位的CPU定时器免费下载

  资源简介：F2812上有3个32位的CPU定时器，本程序主要对CPU定时器0进行操作，100MS产生1次中断，在中断中让 2812开发板上的L1—L8发光二极管闪烁，实现跑马灯的效果。

  标签： F2812 CPU 定时器

  上传时间： 2016-04-20

  上传用户：lvzhr

• Reed Solomon码的编译码器MATLAB仿真程序免费下载

  资源简介：Reed Solomon码的编译码器MATLAB仿真程序

  标签： Solomon MATLAB Reed 编译码器

  上传时间： 2013-12-20

  上传用户：waitingfy

• 基于VHDL的LS138译码器的实现 一个很简单的程序免费下载

  资源简介：基于VHDL的LS138译码器的实现 一个很简单的程序

  标签： VHDL 138 LS 译码器

  上传时间： 2016-07-25

  上传用户：anng

• 程序提供了一种高效简单的38译码器的算法免费下载

  资源简介：程序提供了一种高效简单的38译码器的算法，非常实用

  标签： 程序 译码器 算法

  上传时间： 2016-11-14

  上传用户：ainimao

• 用verilog编写的bch译码器免费下载

  资源简介：用verilog编写的bch译码器，包括测试文件，随机加载了比特流，进行了测试。

  标签： verilog bch 编写 译码器

  上传时间： 2013-12-15

  上传用户：mpquest

• 本文为用vhdl语言编写的38译码器免费下载

  资源简介：本文为用vhdl语言编写的38译码器，为doc格式，请先复制到相应软件例如maxplus中再使用。

  标签： vhdl 语言 编写 译码器

  上传时间： 2013-12-21

  上传用户：思琦琦

• sTC系列单片机内部AD的应用 STC89LE52AD、54AD、58AD、516AD这几款89系列的STC单片机内部自带有8路8位的AD转换器免费下载

  资源简介：sTC系列单片机内部AD的应用 STC89LE52AD、54AD、58AD、516AD这几款89系列的STC单片机内部自带有8路8位的AD转换器，分布在P1口的8位上，当时钟在40MHz以下时，每17个机器周期可完成一次AD转换。

  标签： AD STC sTC 516

  上传时间： 2017-04-16

  上传用户：weixiao99

• 基于quartus II软件 用verilog 语言描述的38译码器免费下载

  资源简介：基于quartus II软件 用verilog 语言描述的38译码器

  标签： quartus verilog 软件 语言

  上传时间： 2013-12-01

  上传用户：wweqas

• 实现用huffman编码的编码译码器免费下载

  资源简介：实现用huffman编码的编码译码器，用C++和vc6.0实现

  标签： huffman 编码 编码译码器

  上传时间： 2017-05-18

  上传用户：Late_Li

• 1位全加器 可以进行1位的二进制码的加法 想进行改进 改为4位或8位的全加器代码免费下载

  资源简介：1位全加器 可以进行1位的二进制码的加法 想进行改进 改为4位或8位的全加器代码

  标签： 全加器 二进制码 8位 代码

  上传时间： 2017-06-21

  上传用户：希酱大魔王

• 简单的38译码器,语句较为简捷明了.供大家参考学习.免费下载

  资源简介：简单的38译码器,语句较为简捷明了.供大家参考学习.

  标签： 译码器 家

  上传时间： 2017-07-21

  上传用户：sdq_123

• 一种基于FPGA的Viterbi译码器一种基于FPGA的Viterbi译码器免费下载

  资源简介：一种基于FPGA的Viterbi译码器一种基于FPGA的Viterbi译码器

  标签： Viterbi FPGA 译码器

  上传时间： 2013-11-25

  上传用户：xg262122

• 改程序的设计的是带有并行置位的移位寄存器免费下载

  资源简介：改程序的设计的是带有并行置位的移位寄存器

  标签： 程序 并行 移位寄存器

  上传时间： 2013-12-27

  上传用户：冇尾飞铊

• 基于VDHL的38译码器的实现与58分频器的实现 FPGA主芯片：CycloneII EP2C35F672C6免费下载

  资源简介：基于VDHL的38译码器的实现与58分频器的实现 FPGA主芯片：CycloneII EP2C35F672C6

  标签： CycloneII VDHL FPGA 672C

  上传时间： 2014-01-17

  上传用户：banyou

• 这是个128位的串行伪随机码发生器免费下载

  资源简介：这是个128位的串行伪随机码发生器，还可以进一步扩充

  标签： 128 串行 伪随机码 发生器

  上传时间： 2017-09-16

  上传用户：cmc_68289287

• RS（255，223）译码器的FPGA实现及其性能测试免费下载

  资源简介：　　本课题首先研究了常规的RS译码器的算法，确定在关键方程的计算中采用一种新改进的BM算法，然后提出了基于复数基的有限域快速并行乘法器和利用幂指数相减进行除法计算的有限域除法器，通过这些优化方法提高了RS译码器的速度，减少了译码延时和硬件资源使用...

  标签： FPGA 255 223 译码器

  上传时间： 2013-06-29

  上传用户：gokk

• MIMO-GMC系统中Turbo译码器的设计及FPGA实现免费下载

  资源简介：Turbo码是一类并行级联的系统卷积码，它是在综合级联码、最大后验概率(MAP)译码、软输入软输出及迭代译码等理论基础上的一种创新。Turbo码的基本原理是通过对编码器结构的巧妙设计，多个子码通过交织器隔离进行并行级联编码输出，增大了码距。译码器则以类似...

  标签： MIMO-GMC Turbo FPGA

  上传时间： 2013-04-24

  上传用户：shanml