虫虫首页| 资源下载| 资源专辑| 精品软件
登录| 注册

您现在的位置是：虫虫下载站 > 资源下载 > 嵌入式/单片机编程 > 基于fpga和sopc的用VHDL语言编写的EDA含异步清0和同步时钟使能的加法计数器

基于fpga和sopc的用VHDL语言编写的EDA含异步清0和同步时钟使能的加法计数器

  • 资源大小：35 K
  • 上传时间： 2014-01-17
  • 上传用户：wjm197811
  • 资源积分：2 下载积分
  • 标      签： fpga VHDL sopc EDA

资 源 简 介

基于fpga和sopc的用VHDL语言编写的EDA含异步清0和同步时钟使能的加法计数器

相 关 资 源

您 可 能 感 兴 趣 的

虫虫下载站版权所有 京ICP备2021023401号-1