虫虫首页
|
资源下载
|
资源专辑
|
精品软件
登录
|
注册
首 页
资源下载
资源专辑
技术阅读
电 路 图
教程书籍
在线计算器
代码搜索
资料搜索
代码搜索
热门搜索:
fpga
51单片机
protel99se
机器人
linux
单片机
dsp
arm
Proteus
matlab
您现在的位置是:
虫虫下载站
>
资源下载
>
汇编语言
> 用1位半减器构成一位全减器
用1位半减器构成一位全减器
资源大小:
2 K
上传时间:
2016-06-30
上传用户:
bobar
资源积分:
2 下载积分
标 签:
半减器
减
资 源 简 介
用1位半减器构成一位全减器,之后再构成8位全减器。有三个组件:h_suber,一位半减器,f_suber,一位全减器,f_suber8,8位全减器。
免注册下载
普通下载
相 关 资 源
您 可 能 感 兴 趣 的
用1位半减器构成一位全减器
EDA 全减器 包括半减器
用VHDL结构描述设计一全减器
该程序实现的N位全减器
一位全减器的VHDL的设计报告
四位二进制计数器与半加器
vhdl基于半加器的全加器描述及仿真
用VHDL设计一个4位二进制并行半加器
本文件包是在MAX+plus II 软件环境下实现半加器的逻辑功能
全加器,有半加器和或门组成.元件例化语句.
收藏
赞(168)
踩(0)
用户登录/注册
×
确认下载
×
免注册下载
×
用户登录
×
用户注册
×