经典的verilog hdl的48个案例,希望大家喜欢!
资源简介:经典的verilog hdl的48个案例,希望大家喜欢!
上传时间: 2013-12-22
上传用户:familiarsmile
资源简介:算术处理器的verilog hdl的源代码
上传时间: 2016-01-07
上传用户:bjgaofei
资源简介:一个介绍verilog hdl的经典资料,觉得很有用,与大家共同享用。
上传时间: 2016-08-12
上传用户:小鹏
资源简介:中文名称为:硬件描述语言 verilog(第四版)。讲解verilog hdl的经典图书。Thomas和Moorby编著,内容涵盖了:行为建模、并发进程、逻辑级建模、高级时序、逻辑综合、行为综合等方面的内容。通读此书后,不需要再读其他的verilog书籍。
上传时间: 2014-01-07
上传用户:pompey
资源简介:基于verilog hdl的16位超前进位加法器 分为3个功能子模块
上传时间: 2014-01-07
上传用户:yyyyyyyyyy
资源简介:11,13,16位超前进位加法器的verilog hdl源代码。
上传时间: 2013-12-28
上传用户:ouyangtongze
资源简介:verilog hdl的PLI子程序接口,用于与用户C程序在2个方向上传输数据,可用xilinx ISE,quartusii或modelsim仿真,
上传时间: 2013-12-09
上传用户:kr770906
资源简介:基于verilog-hdl的硬件电路的实现 9.1 简单的可编程单脉冲发生器 9.1.1 由系统功能描述时序关系 9.1.2 流程图的设计 9.1.3 系统功能描述 9.1.4 逻辑框图 9.1.5 延时模块的详细描述及仿真 9.1.6 功能模块verilog-hdl描述...
上传时间: 2015-09-16
上传用户:chfanjiang
资源简介:基于verilog-hdl的硬件电路的实现 9.6 脉冲高电平和低电平持续时间的测量与显示 9.6.1 脉冲高电平和低电平持续时间测量的工作原理 9.6.2 高低电平持续时间测量模块的设计与实现 9.6.3 改进型高低电平持续时间测量模块的设计与实现 ...
上传时间: 2013-11-30
上传用户:chenlong
资源简介:基于verilog-hdl的硬件电路的实现 9.8 基于256点阵的汉字显示 9.8.1 单个静止汉字显示的设计原理及其仿真实现 9.8.2 单个静止汉字显示的硬件实现 9.8.3 多个静止汉字显示的设计原理及其硬件实现 9.8.4 单个运动汉字显示的设计原理...
上传时间: 2013-12-31
上传用户:l254587896
资源简介:占用资源少的verilog hdl uart接口;采用固定波特率115200,可以修改程序中的分频来修改波特率,模式为1个启始位,8位数据位,1个停止位;带1字节缓存;当缓存空时输出空信号
上传时间: 2013-12-28
上传用户:kikye
资源简介:4 digital LED dynamic display的verilog hdl源代码,它能动态的显示4位数,为FPGA 的DEBUG 提供便利,非常经典,简单易懂,并且经过了Modelsim/ISE/FPGA(XC3S250ETQ144)验证和实现,好的行为模型就应该大家分享。
上传时间: 2016-04-12
上传用户:坏天使kk
资源简介:基于verilog hdl的VGA驱动程序设计
上传时间: 2014-12-03
上传用户:ljt101007
资源简介:基于FPGA的多功能数字钟的设计与实现 内附有详尽的verilog hdl源码,其功能主要有:时间设置,时间显示,跑表,分频,日期设置,日期显示等
上传时间: 2013-08-18
上传用户:问题问题
资源简介:用于计算CRC的verilog hdl源码
上传时间: 2015-02-07
上传用户:569342831
资源简介:我用过的verilog hdl写的SDRAM core源程序,经过测试应用
上传时间: 2015-03-31
上传用户:15071087253
资源简介:基于地址总线接口的四倍频编码器信号接口的 FPGA实现 verilog hdl的
上传时间: 2014-08-12
上传用户:ayfeixiao
资源简介:是关于dct的verilog hdl源代码和测试程序
上传时间: 2014-06-15
上传用户:四只眼
资源简介:FPGA/CPLD应用,uart的verilog hdl原码
上传时间: 2013-12-28
上传用户:lizhizheng88
资源简介:第一章 数字信号处理、计算、程序、 算法和硬线逻辑的基本概念 第二章 verilog hdl设计方法概述 第三章 verilog hdl的基本语法 第四章 不同抽象级别的verilog hdl模型 第五章 基本运算逻辑和它们的verilog hdl模型 第六章 运算和数据流动控制逻辑
上传时间: 2014-01-27
上传用户:sclyutian
资源简介:一个遗传算法的程序,实现了48个城市的TSP算法.用VC++环境下使用
上传时间: 2013-12-06
上传用户:royzhangsz
资源简介:王金明的verilog hdl程序集合,包含各个常用的程序
上传时间: 2013-11-26
上传用户:星仔
资源简介:基于verilog-hdl的硬件电路的实现 9.2 具有LCD显示单元的可编程单脉冲发生器 9.2.1 LCD显示单元的工作原理 9.2.2 显示逻辑设计的思路与流程 9.2.3 LCD显示单元的硬件实现 9.2.4 可编程单脉冲数据的BCD码化 9.2.5 task的使用...
上传时间: 2014-06-23
上传用户:xc216
资源简介:基于verilog-hdl的硬件电路的实现 9.3 脉冲计数与显示 9.3.1 脉冲计数器的工作原理 9.3.2 计数模块的设计与实现 9.3.3 parameter的使用方法 9.3.4 repeat循环语句的使用方法 9.3.5 系统函数$random的使用方法 9.3.6 脉...
上传时间: 2013-12-14
上传用户:jeffery
资源简介:基于verilog-hdl的硬件电路的实现 9.4 脉冲频率的测量与显示 9.4.1 脉冲频率的测量原理 9.4.2 频率计的工作原理 9.4.3 频率测量模块的设计与实现 9.4.4 while循环语句的使用方法 9.4.5 门控信号发生模块的设计与实现 9...
上传时间: 2013-12-01
上传用户:frank1234
资源简介:基于verilog-hdl的硬件电路的实现 9.5 脉冲周期的测量与显示 9.5.1 脉冲周期的测量原理 9.5.2 周期计的工作原理 9.5.3 周期测量模块的设计与实现 9.5.4 forever循环语句的使用方法 9.5.5 disable禁止语句的使用方法 9....
上传时间: 2015-09-16
上传用户:皇族传媒
资源简介:基于verilog-hdl的硬件电路的实现 9.7 步进电机的控制 9.7.1 步进电机驱动的逻辑符号 9.7.2 步进电机驱动的时序图 9.7.3 步进电机驱动的逻辑框图 9.7.4 计数模块的设计与实现 9.7.5 译码模块的设计与实现 9.7.6 步进电...
上传时间: 2014-01-23
上传用户:拔丝土豆
资源简介:基本运算逻辑和它们的verilog hdl模型
上传时间: 2015-09-17
上传用户:qw12
资源简介:aes算法的verilog hdl实现,供给大家作为参考 。
上传时间: 2013-12-18
上传用户:gundan
资源简介:通用串行异步收发器8251的verilog hdl源代码,经过仿真验证。
上传时间: 2015-11-21
上传用户:lizhizheng88