专辑类-数字处理及显示技术专辑-106册-9138M 系统地分析锁相环相位噪声-386页-5.8M.pdf
资源简介:专辑类-数字处理及显示技术专辑-106册-9138M 系统地分析锁相环相位噪声-386页-5.8M.pdf
上传时间: 2013-06-21
上传用户:qw12
资源简介:锁相技术相关专辑 38册 209M系统地分析锁相环相位噪声 386页 5.8M.pdf
上传时间: 2014-05-05
上传用户:时代将军
资源简介:数字处理及显示技术专辑 106册 913M系统地分析锁相环相位噪声 386页 5.8M.pdf
上传时间: 2014-05-05
上传用户:时代将军
资源简介:系统地分析锁相环相位噪声
上传时间: 2013-05-24
上传用户:eeworm
资源简介:系统地分析锁相环相位噪声
上传时间: 2013-04-15
上传用户:eeworm
资源简介:专辑类-数字处理及显示技术专辑-106册-9138M 如何调试锁相环频率合成器-6页-0.1M.pdf
上传时间: 2013-05-19
上传用户:sammi
资源简介:锁相技术相关专辑 38册 209M如何调试锁相环频率合成器 6页 0.1M.pdf
上传时间: 2014-05-05
上传用户:时代将军
资源简介:数字处理及显示技术专辑 106册 913M如何调试锁相环频率合成器 6页 0.1M.pdf
上传时间: 2014-05-05
上传用户:时代将军
资源简介:为了测量 DVD的Jitter ,需要知道刻录时钟。针对 DVD 特殊的数据格式 NRZI,提出一个专用的时钟恢复系 统 ,用于从读出的 RF信号中恢复写时钟。这个系统采用基于锁相环的双环结构。介绍系统结构、各个模块的构成原理、数 学模型 ,并结合 Simulink 给出仿真结果...
上传时间: 2015-10-13
上传用户:1079836864
资源简介:锁相技术相关专辑 38册 209M由锁相环LM567构成的校时电路.pdf
上传时间: 2014-05-05
上传用户:时代将军
资源简介:专辑类-单片机专辑-258册-4.20G MCS-51单片机开发系统与监控分析-160页-5.8M.pdf
上传时间: 2013-06-17
上传用户:dyctj
资源简介:单片机专辑 258册 4.20GMCS-51单片机开发系统与监控分析 160页 5.8M.pdf
上传时间: 2014-05-05
上传用户:时代将军
资源简介:专辑类-器件数据手册专辑-120册-2.15G 现代集成电路实用手册-计数器-分频器-锁存器-驱动器分册-338页-5.7M.pdf
上传时间: 2013-04-24
上传用户:kiklkook
资源简介:专辑类-单片机专辑-258册-4.20G 时间触发嵌入式系统设计模式-8051系列微控制器应用-783页-26.8M.pdf
上传时间: 2013-04-24
上传用户:czl10052678
资源简介:器件数据手册专辑 120册 2.15G计数器,分频器,锁存器,驱动器分册 338页 5.7M.pdf
上传时间: 2014-05-05
上传用户:时代将军
资源简介:单片机专辑 258册 4.20G时间触发嵌入式系统设计模式 8051系列微控制器应用 783页 26.8M.pdf
上传时间: 2014-05-05
上传用户:时代将军
资源简介:FPGA器件在通信、消费类电子等领域应用越来越广泛,随着FPGA规模的增大、功能的加强对时钟的要求也越来越高。在FPGA中嵌入时钟发生器对解决该问题是一个不错的选择。本论文首先,描述并分析了电荷泵锁相环时钟发生器的体系结构、组成单元及各单元的非理想特性...
上传时间: 2013-04-24
上传用户:变形金刚
资源简介:小数分频技术解决了锁相环频率合成器中的频率分辨率和转换时间的矛盾, 但是却引入了严重的相位噪声, 传统的相位补偿方法由于对Aö D 等数字器件的要求很高并具有滞后性实现难度较大。$2 调制器对噪声具有整形的功 能, 因而将多阶的$2 调制器用于小数分频...
上传时间: 2017-01-04
上传用户:498732662
资源简介:现场可编程门阵列(FPGA)的发展已经有二十多年,从最初的1200门发展到了目前数百万门至上千万门的单片FPGA芯片。现在,FPGA已广泛地应用于通信、消费类电子和车用电子类等领域,但国内市场基本上是国外品牌的天下。 在高密度FPGA中,芯片上时钟分布质量变的越...
上传时间: 2013-06-10
上传用户:yd19890720
资源简介:在过去的十几年间,FPGA取得了惊人的发展:集成度已达到1000万等效门、速度可达到400~500MHz。随着FPGA的集成度不断增大,在高密度FPGA中,芯片上时钟的分布质量就变得越来越重要。时钟延时和时钟相位偏移已成为影响系统性能的重要因素。现在,解决时钟延时...
上传时间: 2013-07-06
上传用户:LouieWu
资源简介:基于MC145159的PLL频率合成器设计与实现 介绍了锁相环路频率合成器的基本原理,分析了集成锁相环芯片M C 145159的工作特性,给出了集成锁相环芯片M C 145159的一个应用实例,为高频频率合成器的设计提供了一个较好的思路.测试结果证明了设计的合理性与实用性,系...
上传时间: 2014-01-17
上传用户:虫虫虫虫虫虫
资源简介:基于LabVIEWFPGA的三相锁相环设计与实现摘要:针对传统 FPGA 模式开发的锁相环在实时人机交互方面的不足,设 计 了 基 于 LabVIEW FPGA 技术的三相锁相环;方 案 以 sbRIO-9631模块为硬件平台,利用 LabVIEW 编程控制 FP...
上传时间: 2022-02-18
上传用户:XuVshu
资源简介:为得到性能优良、符合实际工程的锁相环频率合成器,提出了一种以ADI的仿真工具ADIsimPLL为基础,运用ADS(Advanced Design System 2009)软件的快速设计方法。采用此方法设计了频率输出为930~960 MHz的频率合成器。结果表明该频率合成器的锁定时间、相位噪声...
上传时间: 2013-12-16
上传用户:萍水相逢
资源简介:锁相环是一种反馈系统,其中电压控制振荡器(VCO)和相位比较器相互连接,使得振荡器可以相对于参考信号维持恒定的相位角度。锁相环可用来从固定的低频信号生成稳定的输出高频信号等。
上传时间: 2013-11-22
上传用户:waixingren
资源简介:数字三相锁相环中含有大量乘法运算和三角函数运算,占用大量的硬件逻辑资源。为此,提出一种数字三相锁相环的优化实现方案,利用乘法模块复用和CORDIC算法实现三角函数运算,并用Verilog HDL硬件描述语言对优化前后的算法进行了编码实现。仿真和实验结果表明...
上传时间: 2013-11-15
上传用户:yjj631
资源简介:数字三相锁相环中含有大量乘法运算和三角函数运算,占用大量的硬件逻辑资源。为此,提出一种数字三相锁相环的优化实现方案,利用乘法模块复用和CORDIC算法实现三角函数运算,并用Verilog HDL硬件描述语言对优化前后的算法进行了编码实现。仿真和实验结果表明...
上传时间: 2013-10-22
上传用户:emhx1990
资源简介:技术文章《自采样比例积分控制全数字锁相环的性能分析和实现》有一定参考价值
上传时间: 2015-08-21
上传用户:silenthink
资源简介:用数值计算方法研究三阶锁相环的非线性性能及其改善途径.建立具有正弦鉴相特性的三阶锁相 环的动态非线性微分方程 ,通过编制数值解程序 ,求出不同条件下的相轨迹和时间响应图 ,分析了电路参数和初 始条件对三阶锁相环非线性性能的影响 ,并提出改善非线性性...
上传时间: 2014-01-08
上传用户:banyou
资源简介:FPGA弹弓无线呼叫系统分发射和接收两大部分。发射部分采用锁相环式频率合成器技术
上传时间: 2016-05-29
上传用户:youmo81
资源简介:该程序描述了二阶锁相环的环路滤波器的设计和线性模型分析
上传时间: 2013-12-11
上传用户:rishian