32位高性能浮点乘法器芯片设计研究.pdf

相 关 资 源

• 32位高性能浮点乘法器芯片设计研究.pdf免费下载

  资源简介：32位高性能浮点乘法器芯片设计研究.pdf

  标签： 性能 乘法器 浮点

  上传时间： 2016-12-08

  上传用户：hjshhyy

• 32位浮点乘法器的设计免费下载

  资源简介：32位浮点乘法器的设计，讲的挺好的，供参考啊

  标签： 浮点 乘法器

  上传时间： 2013-11-28

  上传用户：manking0408

• 32位单精度浮点加法器免费下载

  资源简介：32位单精度浮点加法器。进行用加法运算，仿真输出

  标签： 精度 浮点 加法器

  上传时间： 2013-04-24

  上传用户：x4587

• ieee公布的标准8位浮点乘法器免费下载

  资源简介：ieee公布的标准8位浮点乘法器，可综合。采用标准算法。

  标签： ieee 8位 标准 乘法器

  上传时间： 2013-12-26

  上传用户：dave520l

• 好用的浮点乘法器免费下载

  资源简介：好用的浮点乘法器，可完成32位IEEE格式的浮点乘法，经过仿真通过

  标签： 浮点 乘法器

  上传时间： 2014-01-03

  上传用户：heart520beat

• 高效结构的多输入浮点乘法器在FPGA上的实现免费下载

  资源简介：高效结构的多输入浮点乘法器在FPGA上的实现

  标签： FPGA 输入 浮点 乘法器

  上传时间： 2013-11-28

  上传用户：sammi

• 这是我用verilog hdl语言写的浮点乘法器,用的是基4的booth算法,对于部分积使用了5-2压缩和3-2压缩,欢迎大家指点,也欢迎大家把它改成流水线以提高速度.免费下载

  资源简介：这是我用verilog hdl语言写的浮点乘法器,用的是基4的booth算法,对于部分积使用了5-2压缩和3-2压缩,欢迎大家指点,也欢迎大家把它改成流水线以提高速度.

  标签： verilog booth hdl 家

  上传时间： 2013-11-29

  上传用户：jjj0202

• 新型的浮点乘法器 用csa来实现可以用在浮点乘法器的地方免费下载

  资源简介：新型的浮点乘法器 用csa来实现可以用在浮点乘法器的地方

  标签： csa 浮点 乘法器

  上传时间： 2016-12-27

  上传用户：wff

• 32位元浮点数加法器,用于以VHDL编写的32位元CPU免费下载

  资源简介：32位元浮点数加法器,用于以VHDL编写的32位元CPU

  标签： VHDL CPU 浮点数 加法器

  上传时间： 2014-12-19

  上传用户：坏天使kk

• 32位元浮点CPU,用VHDL语言以类似组合语言的方式写成免费下载

  资源简介：32位元浮点CPU,用VHDL语言以类似组合语言的方式写成

  标签： VHDL CPU 语言 浮点

  上传时间： 2017-06-05

  上传用户：lizhen9880

• verilog编写的32位浮点加法器免费下载

  资源简介：verilog编写的32位浮点加法器

  标签： verilog 编写 浮点 加法器

  上传时间： 2015-03-09

  上传用户：372825274

• 一个32位元的浮点数乘法器免费下载

  资源简介：一个32位元的浮点数乘法器，可将两IEEE 754格式的值进行相乘

  标签： 浮点数 乘法器

  上传时间： 2013-12-26

  上传用户：yuanyuan123

• 基于VHDL语言的32位单精度的浮点加法器免费下载

  资源简介：基于VHDL语言的32位单精度的浮点加法器

  标签： VHDL 语言 精度 浮点

  上传时间： 2017-09-09

  上传用户：manking0408

• 基于BOOTH的32位快速乘法器的设计源码免费下载

  资源简介：基于BOOTH的32位快速乘法器的设计源码

  标签： BOOTH 乘法器 源码

  上传时间： 2013-12-12

  上传用户：pinksun9

• 是Nios II處理器下客製化指令的一個32位元浮點數除法器免费下载

  资源简介：是Nios II處理器下客製化指令的一個32位元浮點數除法器，可將兩IEEE 754格式的值進行相除

  标签： Nios 指令 除法器

  上传时间： 2014-01-21

  上传用户：star_in_rain

• 基于FPGA 的单精度浮点数乘法器设计免费下载

  资源简介：设计了一个基于FPGA的单精度浮点数乘法器.设计中采用改进的带偏移量的冗余Booth3算法和跳跃式Wallace树型结构,并提出对Wallace树产生的2个伪和采用部分相加的方式,提高了乘法器的运算速度;加入对特殊值的处理模块,完善了乘法器的功能.本设计在Altera DE2开发...

  标签： FPGA 精度 浮点数 乘法器设计

  上传时间： 2013-10-13

  上传用户：yl1140vista

• 介绍关于FPGA的浮点加法器运算单元设计免费下载

  资源简介：介绍关于FPGA的浮点加法器运算单元设计

  标签： FPGA 浮点 加法器 单元设计

  上传时间： 2014-01-24

  上传用户：kbnswdifs

• 基于FPGA 的单精度浮点数乘法器设计免费下载

  资源简介：设计了一个基于FPGA的单精度浮点数乘法器.设计中采用改进的带偏移量的冗余Booth3算法和跳跃式Wallace树型结构,并提出对Wallace树产生的2个伪和采用部分相加的方式,提高了乘法器的运算速度;加入对特殊值的处理模块,完善了乘法器的功能.本设计在Altera DE2开发...

  标签： FPGA 精度 浮点数 乘法器设计

  上传时间： 2013-10-09

  上传用户：xjy441694216

• 一个并行高速乘法器芯片的设计与实现免费下载

  资源简介：一个并行高速乘法器芯片的设计与实现

  标签： 并行 乘法器 片的设计

  上传时间： 2014-01-08

  上传用户：虫虫虫虫虫虫

• verilog浮点乘发器免费下载

  资源简介：verilog浮点乘发器，特定数据结构，指数底为10

  标签： verilog 浮点

  上传时间： 2013-12-20

  上传用户：chenbhdt

• verilog浮点乘发器免费下载

  资源简介：verilog浮点乘发器，特定数据结构，指数底为10,利用pipeline

  标签： verilog 浮点

  上传时间： 2013-12-24

  上传用户：ljmwh2000

• verilog浮点乘发器免费下载

  资源简介：verilog浮点乘发器，特定数据结构，指数底为10,利用pipeline

  标签： verilog 浮点

  上传时间： 2013-12-27

  上传用户：thinode

• verilog浮点乘发器免费下载

  资源简介：verilog浮点乘发器，特定数据结构，指数底为10

  标签： verilog 浮点

  上传时间： 2014-01-26

  上传用户：dengzb84

• c语言浮点乘发器免费下载

  资源简介：c语言浮点乘发器，特定数据结构，指数底为10

  标签： c语言 浮点

  上传时间： 2015-02-07

  上传用户：comua

• 浮点加法器的VHDL算法设计 浮点加法器的VHDL算法设计免费下载

  资源简介：浮点加法器的VHDL算法设计 浮点加法器的VHDL算法设计

  标签： VHDL 浮点 加法器 算法设计

  上传时间： 2014-01-13

  上传用户：z754970244

• 这是我最近买的一套CPLD开发板VHDL源程序并附上开发板的原理图,希望对你是一个很好的帮助!其中内容为:8位优先编码器,乘法器,多路选择器,二进制转BCD码,加法器,减法器,简单状态机,四位比较器,免费下载

  资源简介：这是我最近买的一套CPLD开发板VHDL源程序并附上开发板的原理图,希望对你是一个很好的帮助!其中内容为:8位优先编码器,乘法器,多路选择器,二进制转BCD码,加法器,减法器,简单状态机,四位比较器,7段数码管,i2c总线,lcd液晶显示,拨码开关,串口,蜂鸣器,矩阵键盘,跑...

  标签： CPLD VHDL BCD 开发板

  上传时间： 2015-07-23

  上传用户：李梦晗

• 移位相加8位硬件乘法器电路设计 乘法器是数字系统中的基本逻辑器件免费下载

  资源简介：移位相加8位硬件乘法器电路设计 乘法器是数字系统中的基本逻辑器件，在很多应用中都会出现如各种滤波器的设计、矩阵的运算等。本实验设计一个通用的8位乘法器。

  标签： 乘法器 移位 8位 硬件

  上传时间： 2016-07-27

  上传用户：牛津鞋

• 一种用VHDL语言描述的浮点乘前规格化的源代码编程免费下载

  资源简介：一种用VHDL语言描述的浮点乘前规格化的源代码编程

  标签： VHDL 语言 浮点 规格

  上传时间： 2014-01-20

  上传用户：jennyzai

• 软件的使用程序并附上开发板的原理图,希望对你是一个很好的帮助!其中内容为:8位优先编码器,乘法器,多路选择器,二进制转BCD码,加法器,减法器,简单状态机,免费下载

  资源简介：软件的使用程序并附上开发板的原理图,希望对你是一个很好的帮助!其中内容为:8位优先编码器,乘法器,多路选择器,二进制转BCD码,加法器,减法器,简单状态机,

  标签： BCD 软件 使用程序 8位

  上传时间： 2014-01-05

  上传用户：xzt

• 利用verilog hdl编写的浮点加法器运算单元免费下载

  资源简介：利用verilog hdl编写的浮点加法器运算单元，单精度。

  标签： verilog hdl 编写 浮点

  上传时间： 2013-11-29

  上传用户：王庆才