viterbi verilog 代码生成程序,产生多项式可自由指定
资源简介:viterbi verilog 代码生成程序,产生多项式可自由指定
上传时间: 2014-12-01
上传用户:lhw888
资源简介:这是一个傻瓜式的javascript代码生成程序,支持插件。 类似的程序有《呼吸小秘书——主页特效篇》、《GreenTea》“绿茶”。
上传时间: 2015-10-15
上传用户:plsee
资源简介:语言编译过程采用一趟扫描方式,以语法分析程序为核心,词法分析程序和代码生成程序都作为一个独立的过程,当语法分析需要读单词时就调用词法分析程序,而当语法分析正确需生成相应的目标代码时,则调用代码生成程序.此外
上传时间: 2016-07-18
上传用户:sjyy1001
资源简介:DDS发生器NIOS .c文件,在NIOSII中可以配合verilog代码生成的自定义外设产生DDS信号
上传时间: 2013-12-28
上传用户:yzhl1988
资源简介:正弦波代码生成程序,用来生成单片机等做正弦波产生时的代码表!
上传时间: 2014-01-19
上传用户:CHENKAI
资源简介:中间代码生成 掌握语学制导下的中间代码生成技术,在第一、第二次实验的基础上完成中间代码生成程序。
上传时间: 2014-01-09
上传用户:啊飒飒大师的
资源简介:·详细说明:一个西门子变频器控制代码的生成程序,主要用于DSP控制,除了调试用的iostream.h头文件,没有其他任何头文件,可以方面的运用与各种DSP,也可以移植到windows和linux下。文件列表: ordermake .........\Debug .........\ordermaker.c ...
上传时间: 2013-07-22
上传用户:cxl274287265
资源简介:一个西门子变频器控制代码的生成程序,主要用于DSP控制,除了调试用的iostream.h头文件,没有其他任何头文件,可以方面的运用与各种DSP,也可以移植到windows和linux下。
上传时间: 2015-04-12
上传用户:磊子226
资源简介:这是一组verilog的代码小程序,适合新手练习使用.
上传时间: 2015-08-19
上传用户:dsgkjgkjg
资源简介:XDoclet 使自动生成部署描述符更为便利。XDoclet 是一个代码生成实用程序,它允许您使用象 JavaDoc 标记之类的东西来向诸如类、方法和字段之类的语言特征添加元数据。随后,它利用这些额外的元数据来生成诸如部署描述符和源代码之类的相关文件。
上传时间: 2015-12-08
上传用户:l254587896
资源简介:实现简单十六位加法器及测试程序 的verilog代码
上传时间: 2014-08-11
上传用户:
资源简介:DSP程序开发MATLAB调试及直接目标代码生成.ceb
上传时间: 2014-01-02
上传用户:开怀常笑
资源简介:JAVA代码生成利器 本工具是java程序员都应该具有的,是学习java的必备工具,和大家一起分享.
上传时间: 2016-03-25
上传用户:haoxiyizhong
资源简介:DSP程序开发——MATLAB调试及直接目标代码生成,西电2003年李真芳
上传时间: 2016-05-16
上传用户:黑漆漆
资源简介:pl0编译器,c语言环境下实现,PL/0语言编译程序采用以语法分析为核心、一遍扫描的编译方法。词法分析和代码生成作为独立的子程序供语法分析程序调用。程序供语法分析程序调用。
上传时间: 2013-12-30
上传用户:lnnn30
资源简介:< 编译原理实用教程>>中的程序源代码:包括词法,语法分析,目标代码生成等
上传时间: 2014-01-03
上传用户:sclyutian
资源简介:这是世界编程大赛第 一名写的程序(一段代码生成一个3D动画) 命令提示符下输入debug<1.txt 或者运行我写好的bat,就能看到效果了 生成的文件仅有13K但是却能产生那么强悍的效果 我只能说一个字 !!!!牛
上传时间: 2014-01-15
上传用户:123456wh
资源简介:此代码用于生成测试PCI设备的verilog代码(verilog代码为一种硬件描述语言)。此代码可以直接运行于LINUX下。
上传时间: 2017-01-31
上传用户:wqxstar
资源简介:lcd驱动程序的verilog代码,最基础的功能实现,rt1602
上传时间: 2017-09-11
上传用户:hasan2015
资源简介:是数字信号处理的FPGA实现中所有程序(书中为VHDL)的verilog代码,很好,很有用
上传时间: 2014-08-17
上传用户:lacsx
资源简介:这个是《simulink仿真及代码生成技术_随书程序》,总共有12章。
上传时间: 2022-06-10
上传用户:ttalli
资源简介:多个verilog和vhdl程序例子,可以作为初学者参考实例,按照电路结构写出HDL代码
上传时间: 2013-08-26
上传用户:athjac
资源简介:ddr verilog代码,实现DDR内存控制,是一个高效率的程序
上传时间: 2016-01-11
上传用户:我干你啊
资源简介:verilog代码,基础的寄存器配置模式,怎样生成寄存器,以及如何在合适的时候用寄存器
上传时间: 2016-01-13
上传用户:xuan‘nian
资源简介:多个verilog和vhdl程序例子,可以作为初学者参考实例,按照电路结构写出HDL代码
上传时间: 2013-12-30
上传用户:cc1
资源简介:整个工作过程主要划分成词法分析阶段、语法分析阶段、中间代码生成和目标代码生成四个部分。 第一阶段是把输入的字符串形式的源程序分割成一个个单词符号。 第二阶段是识别由词法分析给出的单词符号序列在结构上是否符合给定的文法规则。 第三阶段中间代...
上传时间: 2014-12-03
上传用户:xc216
资源简介:图表生成程序组件 Chart_Excel: 该文件夹中存放着两套组件:用于生成图表的Chart组件,和访问Excel的JXL组件。 \Classes文件夹中存放着生成“图表和访问Excel”所需的组件 BarPieChart.jsp 生成柱图和饼图的实例代码; ChartGantt.jsp 生成两种风格Gan...
上传时间: 2013-12-20
上传用户:hullow
资源简介:三段式verilog的IDE程序,但只有DMA部分,需要自己添加PIO的代码
上传时间: 2014-01-04
上传用户:familiarsmile
资源简介:verilog代码集锦,有需要的看看,对初学者很有价值的
上传时间: 2013-04-24
上传用户:afeiafei309
资源简介:几个较基础和实用的verilog代码,适于初学者使用
上传时间: 2013-04-24
上传用户:Amygdala