如何给时钟倍频或者分频

相 关 资 源

• 如何给时钟倍频或者分频免费下载

  资源简介：如何给时钟倍频或者分频，以及altera提供的IP核使用方法

  标签： 时钟 倍频 分频

  上传时间： 2016-01-13

  上传用户：jing911003

• VHDL实现倍频--偶数倍 分频电路 --分频倍数=2（n+1）免费下载

  资源简介：VHDL实现倍频--偶数倍 分频电路 --分频倍数=2（n+1）

  标签： VHDL 倍频 分频电路 分

  上传时间： 2013-12-12

  上传用户：haohaoxuexi

• 实现对时钟信号的技术分频免费下载

  资源简介：实现对时钟信号的技术分频，程序简单易懂，对于初学VHDL者来说，提供了一个良好的方法。

  标签： 时钟信号 分频

  上传时间： 2013-12-26

  上传用户：asddsd

• 非整数分频器 分频系数为无限不循环小数 vhdl免费下载

  资源简介：非整数分频器 分频系数为无限不循环小数 vhdl

  标签： vhdl 整数 分频器 分频

  上传时间： 2015-08-17

  上传用户：cccole0605

• VHDL程序来让蜂鸣器发出音乐的声音 这种电路设计要分好几个模块 主要思路是用ROM记录乐谱 然后用分频器分频 还有就是用计数器读取乐谱 另外还可以扩展 使其显示音符免费下载

  资源简介：VHDL程序来让蜂鸣器发出音乐的声音 这种电路设计要分好几个模块 主要思路是用ROM记录乐谱 然后用分频器分频 还有就是用计数器读取乐谱 另外还可以扩展 使其显示音符 这是一个做好了的 就是ROM没填谱

  标签： VHDL ROM 程序 电路设计

  上传时间： 2017-08-03

  上传用户：ruan2570406

• 三分频程序,对输入的时钟信号进行分频免费下载

  资源简介：三分频程序,对输入的时钟信号进行分频，在此基础上可以进行倍频和分频的转化。

  标签： 三分频 程序 时钟信号 分频

  上传时间： 2014-01-13

  上传用户：hn891122

• 分频器的vhdl描述免费下载

  资源简介：分频器的vhdl描述，在源代码中完成对时钟信号CLK的2分频,4分频,8分频,16分频

  标签： vhdl 分频器

  上传时间： 2014-01-16

  上传用户：奇奇奔奔

• FPGA开发经常用到分频免费下载

  资源简介：FPGA开发经常用到分频，分频固然简单，但是本程序可以实现任意占空比任意分频，用verilog编写，非常好用。

  标签： FPGA 分频

  上传时间： 2017-04-25

  上传用户：caiiicc

• 这是用VHDL 语言编写的参数可以直接设置的2n倍时钟分频器免费下载

  资源简介：这是用VHDL 语言编写的参数可以直接设置的2n倍时钟分频器，在运用时，不需要阅读VHDL源代码，只需要把clk_div2n.vhd加入当前工程便可以直接调用clk_div2n.bsf。

  标签： VHDL 语言 编写 参数

  上传时间： 2015-08-23

  上传用户：xinyuzhiqiwuwu

• 分频器是FPGA设计中使用频率非常高的基本单元之一。尽管目前在大部分设计中还广泛使用集成锁相环(如altera的PLL免费下载

  资源简介：分频器是FPGA设计中使用频率非常高的基本单元之一。尽管目前在大部分设计中还广泛使用集成锁相环(如altera的PLL，Xilinx的DLL)来进行时钟的分频、倍频以及相移设计，但是，对于时钟要求不太严格的设计，通过自主设计进行时钟分频的实现方法仍然非常流行。首先...

  标签： altera FPGA PLL 分频器

  上传时间： 2016-06-14

  上传用户：wpwpwlxwlx

• 74LS393和Intel8253中断应用 采用74LS393对实验箱中8MHz时钟进行分频处理免费下载

  资源简介：74LS393和Intel8253中断应用 采用74LS393对实验箱中8MHz时钟进行分频处理，从中获得低于2MHz的时钟信号￠，并将时钟信号￠输入给Intel8253的某通道C。要求通道C的输出信号作为Intel8259的可屏蔽中断请求IRQ2，使得中央处理器每隔2秒钟中断一次，中断程序将中...

  标签： 393 Intel 74 LS

  上传时间： 2013-12-11

  上传用户：jackgao

• 整数倍分频免费下载

  资源简介：整数倍分频，有多种分频方式（包括1倍分频、奇偶数分频）

  标签： 整数 分频

  上传时间： 2013-06-12

  上传用户：ruan2570406

• VHDL语言的高频时钟分频模块免费下载

  资源简介：VHDL语言的高频时钟分频模块。一种新的分频器实现方法。

  标签： VHDL 语言 分频 模块

  上传时间： 2013-08-10

  上传用户：zxh122

• Verilog HDL语言编写的5分频电路。采用两路时钟相逻辑作用产生。免费下载

  资源简介：Verilog HDL语言编写的5分频电路。采用两路时钟相逻辑作用产生。

  标签： Verilog HDL 语言 编写

  上传时间： 2015-07-18

  上传用户：yulg

• 实现同一个时钟输入,可以实现多分频,在一个时钟的驱动下免费下载

  资源简介：实现同一个时钟输入,可以实现多分频,在一个时钟的驱动下

  标签： 时钟 分频 输入 驱动

  上传时间： 2014-01-17

  上传用户：evil

• verilog分频器～时钟为50hmz免费下载

  资源简介：verilog分频器～时钟为50hmz，波特率采用9600bps～

  标签： verilog hmz 50 分频器

  上传时间： 2013-12-27

  上传用户：lwwhust

• 奇数分频和倍频免费下载

  资源简介：奇数分频和倍频，只需修改参数就可以实现较难得基数分频和倍频

  标签： 分频 倍频

  上传时间： 2014-01-07

  上传用户：xc216

• DPLL由 鉴相器 模K加减计数器 脉冲加减电路 同步建立侦察电路 模N分频器 构成. 整个系统的中心频率(即signal_in和signal_out的码速率的2倍) 为clk/8/N. 模K免费下载

  资源简介：DPLL由 鉴相器 模K加减计数器 脉冲加减电路 同步建立侦察电路 模N分频器 构成. 整个系统的中心频率(即signal_in和signal_out的码速率的2倍) 为clk/8/N. 模K加减计数器的K值决定DPLL的精度和同步建立时间,K越大,则同步建立时间长,同步精度高.反之则短,低.

  标签： signal_out signal_in DPLL 模

  上传时间： 2013-12-26

  上传用户：希酱大魔王

• 时钟分频电路实现精讲(19 pages)——意法半导体免费下载

  资源简介：时钟分频电路实现精讲(19 pages)——意法半导体

  标签： pages 19 时钟分频 半导体

  上传时间： 2013-12-05

  上传用户：alan-ee

• 实现任意小数分频的VHDL源代码,我自己写的,仿真结果是正确的,希望对大家有用!我是打算将400M的时钟分为57.344M免费下载

  资源简介：实现任意小数分频的VHDL源代码,我自己写的,仿真结果是正确的,希望对大家有用!我是打算将400M的时钟分为57.344M

  标签： 57.344 VHDL 400M 小数分频

  上传时间： 2016-03-26

  上传用户：372825274

• 技术分频器。把时钟分为奇数个免费下载

  资源简介：技术分频器。把时钟分为奇数个，好像我做出来是个通用的。

  标签： 分频器 分 时钟

  上传时间： 2014-01-20

  上传用户：515414293

• 5倍分频的vhdl代码免费下载

  资源简介：5倍分频的vhdl代码，经验证此代码是正确的，并且已经使用。

  标签： vhdl 分频 代码

  上传时间： 2013-12-25

  上传用户：源弋弋

• 一个可实现多倍（次）分频器VHDL源代码设计免费下载

  资源简介：一个可实现多倍（次）分频器VHDL源代码设计

  标签： VHDL 分频器 源代码

  上传时间： 2014-01-27

  上传用户：2467478207

• 分频器免费下载

  资源简介：分频器，用于时钟信号的分频及倍频，供专业人事学习研究使用

  标签： 分频器

  上传时间： 2016-09-18

  上传用户：caiiicc

• 16c54四位LED时钟显示程序 使用4M晶振TMR0滪分频为1：16 TMRO的循环时间为4.096MS 244次为一秒免费下载

  资源简介：16c54四位LED时钟显示程序 使用4M晶振TMR0滪分频为1：16 TMRO的循环时间为4.096MS 244次为一秒

  标签： 16c54 4.096 TMR0 TMRO

  上传时间： 2013-12-04

  上传用户：ggwz258

• VHDL产生时钟50分频程序免费下载

  资源简介：VHDL产生时钟50分频程序，供初学者参考

  标签： VHDL 时钟 分频 程序

  上传时间： 2016-11-09

  上传用户：watch100

• 可以对输入时钟任意分频(整数或小数),带Quartus II 完整项目文件.免费下载

  资源简介：可以对输入时钟任意分频(整数或小数),带Quartus II 完整项目文件.

  标签： Quartus II 输入时钟 分频

  上传时间： 2016-11-20

  上传用户：妄想演绎师

• 主时钟为15.36MHz的带选通的8位输出分频器免费下载

  资源简介：主时钟为15.36MHz的带选通的8位输出分频器，可得到100Hz,120Hz,1kHz,10kHz的频率

  标签： 15.36 MHz 主时钟 8位

  上传时间： 2016-11-28

  上传用户：lizhen9880

• 实用的任意时钟分频Verilog代码 可以任意分频的！免费下载

  资源简介：实用的任意时钟分频Verilog代码 可以任意分频的！

  标签： Verilog 时钟分频 代码 分频

  上传时间： 2016-12-27

  上传用户：watch100

• pll 的64倍频 锁相环技术用 实现倍频 从而达到对频率的分频免费下载

  资源简介：pll 的64倍频 锁相环技术用 实现倍频 从而达到对频率的分频

  标签： pll 倍频 锁相环技术 分频

  上传时间： 2017-01-03

  上传用户：yd19890720