Verilog uart
资源简介:自己项目中用到的Verilog uart程序。
上传时间: 2014-09-05
上传用户:xieguodong1234
资源简介:Verilog uart
上传时间: 2021-01-04
上传用户:
资源简介:串uart的vhdl,Verilog,lattic实现原码 里面有四个文件,分别uart 源码 (lattice version)\uart 源码 (Verilog)\uart 源码 (VHDL)\uart16550.tar
上传时间: 2015-11-15
上传用户:wweqas
资源简介:FPGA的uart控制器的Verilog源程序,在cyclone II EP2C8Q208上调试运行成功
上传时间: 2013-08-15
上传用户:qazxsw
资源简介:包含uart口的Verilog源程序,该程序在FPGA上验证通过,可作为芯片设计,或FPGA设计的一个完整IP核,硬件设计的兄弟们可参考一下。
上传时间: 2015-03-14
上传用户:VRMMO
资源简介:硬件uart源程序Verilog HDL,即相关文档
上传时间: 2015-04-25
上传用户:pompey
资源简介:uart d的Verilog 程序,可以实现普通串口功能
上传时间: 2013-12-29
上传用户:lhc9102
资源简介:uart Verilog hdl 实现
上传时间: 2014-01-11
上传用户:PresidentHuang
资源简介:FPGA/CPLD应用,uart的Verilog HDL原码
上传时间: 2013-12-28
上传用户:lizhizheng88
资源简介:This Verilog HDL description implements a uart.
上传时间: 2013-12-17
上传用户:wff
资源简介:mentor uart IP Verilog源码 以通过验证.
上传时间: 2014-07-10
上传用户:dyctj
资源简介:uart串行口,用Verilog编写的.供大家参考
上传时间: 2013-12-15
上传用户:417313137
资源简介:占用资源少的Verilog HDL uart接口;采用固定波特率115200,可以修改程序中的分频来修改波特率,模式为1个启始位,8位数据位,1个停止位;带1字节缓存;当缓存空时输出空信号
上传时间: 2013-12-28
上传用户:kikye
资源简介:自己编写的串口uart发送的Verilog模块。与FIFO连接,可以实现自动连续发送。
上传时间: 2013-12-28
上传用户:BIBI
资源简介:自己编写的串口uart的接收Verilog模块,支持中断和查询方式接收,对信号的畸变适应能力强。
上传时间: 2014-01-25
上传用户:15071087253
资源简介:实现简单的uart功能,在QuartUS4.0下编译通过,采用Verilog HDL编写.
上传时间: 2013-12-18
上传用户:hfmm633
资源简介:uart转I2C的Verilog HDL代码,由北京邮电大学《VerilogHDL设计与EDA技术基础》教师编写
上传时间: 2014-08-03
上传用户:zhuoying119
资源简介:Verilog code which receive from uart RX and then output to lcd text display.
上传时间: 2016-03-07
上传用户:songrui
资源简介:符合8051协议规范的uart的Verilog源代码.该压缩包是一个modelsim的工程.
上传时间: 2014-07-09
上传用户:athjac
资源简介:uart串口通信程序 用Verilog HDL 编写 可以有效应用于FPGA上
上传时间: 2014-01-04
上传用户:顶得柱
资源简介:uart实验Verilog HDL代码,用于FPGA
上传时间: 2014-01-09
上传用户:linlin
资源简介:一个用Verilog实现的fpga上的uart接口模块,包括测试模块和实体,并实现了输出接口和状态接口。
上传时间: 2014-07-19
上传用户:gengxiaochao
资源简介:Verilog实现的异步uart代码,包括发送模块、接收模块,波特率可配置,另附PC机的c代码
上传时间: 2016-05-11
上传用户:wxhwjf
资源简介:this a uart source code using Verilog.
上传时间: 2016-05-19
上传用户:zsjzc
资源简介:This Verilog HDL description implements a uart Version 1.1 : Original Creation 2.1 : added comments
上传时间: 2016-05-27
上传用户:1109003457
资源简介:uart pci 等Verilog hdl 代码
上传时间: 2014-02-24
上传用户:waitingfy
资源简介:Verilog设计的uart事例,适合于初学者
上传时间: 2016-06-26
上传用户:aeiouetla
资源简介:全双工uart口通信程序(Verilog版本)
上传时间: 2016-09-01
上传用户:wkchong
资源简介:uart接口的Verilog代码,经过调试成功!
上传时间: 2014-01-20
上传用户:我干你啊
资源简介:uart Verilog TX/RX OpenCores share
上传时间: 2014-12-04
上传用户:er1219