模5计数器verilog

相 关 资 源

• 模5计数器verilog免费下载

  资源简介：verilog语言设计模5计数器，包括源程序和仿真程序，vivado软件可直接下载运行。

  标签： verilog 模 计数器

  上传时间： 2020-05-05

  上传用户：may14

• 用vhdl语言实现模可变计数器的设计 这是学习VHDL语言的经典例子免费下载

  资源简介：用vhdl语言实现模可变计数器的设计 这是学习VHDL语言的经典例子

  标签： vhdl VHDL 语言 模

  上传时间： 2013-12-27

  上传用户：dongbaobao

• 模可变计数器,可实现模2模8模10模16,异步清零,模可变加减计数免费下载

  资源简介：模可变计数器,可实现模2模8模10模16,异步清零,模可变加减计数

  标签： 模 16 减 计数器

  上传时间： 2013-11-25

  上传用户：Ants

• 该实验设计模60计数器免费下载

  资源简介：该实验设计模60计数器，并通过数码管进行显示，最后实现秒表的功能。7段数码管采用共阴极数码管，如图1所示，当某段接有高电平时该段将发光。

  标签： 实验 模 计数器

  上传时间： 2014-01-18

  上传用户：aa54

• 用硬件描述语言(或混合原理图)设计模24计数器模块、4-7显示译码模块、顶层模块。免费下载

  资源简介：用硬件描述语言(或混合原理图)设计模24计数器模块、4-7显示译码模块、顶层模块。

  标签： 模块 硬件描述语言 原理图 模

  上传时间： 2016-08-02

  上传用户：pinksun9

• 利用计数器和分频器设计一个实时的时钟。一共需要1个模24计数器、2个模6计数器、2个模10计数器、一个生成1Hz的分频器和6个数码管解码器。最终用HEX5~HEX4显示小时（0~23）免费下载

  资源简介：利用计数器和分频器设计一个实时的时钟。一共需要1个模24计数器、2个模6计数器、2个模10计数器、一个生成1Hz的分频器和6个数码管解码器。最终用HEX5~HEX4显示小时（0~23），用HEX3~HEX2显示分钟（0~59），用HEX1~HEX0显示秒钟（0~59）。

  标签： HEX 计数器 模 1Hz

  上传时间： 2014-12-20

  上传用户：dbs012280

• VIP专区-嵌入式/单片机编程源码精选合集系列（88）免费下载

  资源简介：弹簧挂锁设计--MSC.ADAMS View使用入门练习

  标签： ADAMS View MSC 弹簧

  上传时间： 2013-06-18

  上传用户：eeworm

• VIP专区-嵌入式/单片机编程源码精选合集系列（133）免费下载

  资源简介：智能卡技术与应用

  标签： 智能卡技术

  上传时间： 2013-06-24

  上传用户：eeworm

• 基于Multisim的计数器设计仿真免费下载

  资源简介：计数器是常用的时序逻辑电路器件，文中介绍了以四位同步二进制集成计数器74LS161和异步二-五-十模值计数器74LS290为主要芯片，设计实现了任意模值计数器电路，并用Multisim软件进行了仿真。仿真验证了设计的正确性和可靠性，设计与仿真结果表明，中规模集成计...

  标签： Multisim 计数器 仿真

  上传时间： 2014-12-23

  上传用户：Vici

• （1）S2S1=00时免费下载

  资源简介：（1）S2S1=00时，实现模3计数，触发器的状态一次0→1→2→0； （2）S2S1=01时，实现模5计数，触发器的状态一次0→1→2→3→4→0； (3) S2S1=10时，实现模7计数，触发器的状态一次0→1→2→3→4→5→6→0； (4) S2S1=11时，实现模7计数，触发器的状态一次0...

  标签： 00

  上传时间： 2014-01-04

  上传用户：kikye

• Xilinx公司 FPGA开发实用教程 -800页免费下载

  资源简介：Xilinx公司 FPGA开发实用教程 -800页第1章 FPGA开发简介 更多.. 本章主要介绍FPGA的起源、发展历史、芯片结构、工作原理、开发流程以及Xilinx公司的主要可编程芯片，为读 者提供FPGA系统设计的基础知识。 第1节 可编程逻辑器件基础 第3节 基于FPGA的开发流程 ...

  标签： fpga

  上传时间： 2022-03-25

  上传用户：20125101110

• 基于verilog-HDL的硬件电路的实现 9.3 脉冲计数与显示 　　9.3.1 脉冲计数器的工作原理 　　9.3.2 计数模块的设计与实现 　　9.3.3 parameter的使用免费下载

  资源简介：基于verilog-HDL的硬件电路的实现 9.3 脉冲计数与显示 　　9.3.1 脉冲计数器的工作原理 　　9.3.2 计数模块的设计与实现 　　9.3.3 parameter的使用方法 　　9.3.4 repeat循环语句的使用方法 　　9.3.5 系统函数$random的使用方法 　　9.3.6 脉...

  标签： verilog-HDL parameter 9.3 硬件电路

  上传时间： 2013-12-14

  上传用户：jeffery

• ADS8329 verilog fpga 驱动源码 2.7V 至 5.5V 16 位 1MSPS 串免费下载

  资源简介：ADS8329 verilog fpga 驱动源码，2.7V 至 5.5V 16 位 1MSPS 串行模数转换器 ADC芯片ADS8329数据采集的verilog代码，已经用在工程中，可以做为你的设计参考。( input clock,  input timer_clk_r, input reset,  output reg sample_over,  output reg ad_con...

  标签： ads8329 verilog fpga 驱动

  上传时间： 2022-01-30

  上传用户：1208020161

• 现代集成电路实用手册-计数器-分频器-锁存器-驱动器分册-338页-5.7M.pdf免费下载

  资源简介：专辑类-器件数据手册专辑-120册-2.15G 现代集成电路实用手册-计数器-分频器-锁存器-驱动器分册-338页-5.7M.pdf

  标签： 338 5.7 集成电路

  上传时间： 2013-04-24

  上传用户：kiklkook

• 单片机应用技术选编10免费下载

  资源简介：单片机应用技术选编10 目录 第一章 专题论述1.1 嵌入式系统的技术发展和我们的机遇(2)1.2 一种新的电路设计和实现方法——进化硬件(8)1.3 从8/16位机到32位机的系统设计(13)1.4 混合SoC设计(18)1.5 AT24系列存储器数据串并转换接口的IP核设计(23)1.6 低能耗嵌...

  标签： 单片机 应用技术

  上传时间： 2013-12-04

  上传用户：vmznxbc

• 减1计数器 一、设计要求 用verilog HDL语言设计一个计数器。 要求计数器具有异步置位/复位功能免费下载

  资源简介：减1计数器 一、设计要求 用verilog HDL语言设计一个计数器。 要求计数器具有异步置位/复位功能，可以进行自增和自减计数，其计数周期为2^N（N为二进制位数）。 二、设计原理 输入/输出说明： d：异步置数数据输入； q：当前计数器数据输出； clock：时钟脉冲...

  标签： verilog 计数器 HDL 减

  上传时间： 2015-03-28

  上传用户：zycidjl

• 这些是verilog编程实例5,仅供参考免费下载

  资源简介：这些是verilog编程实例5,仅供参考

  标签： verilog 编程实例

  上传时间： 2015-05-04

  上传用户：hfmm633

• 中文版verilog HDL简明教程 第1章 简介 第2章 HDL指南 第3章 verilog语言要素 第4章 表 达 式 第5章 门电平模型化免费下载

  资源简介：中文版verilog HDL简明教程 第1章 简介 第2章 HDL指南 第3章 verilog语言要素 第4章 表 达 式 第5章 门电平模型化

  标签： verilog HDL 简明教程 电平

  上传时间： 2015-05-22

  上传用户：无聊来刷下

• 计数器 同步异步预置数清零 verilog hdl 编写免费下载

  资源简介：计数器 同步异步预置数清零 verilog hdl 编写

  标签： verilog hdl 计数器 编写

  上传时间： 2013-12-18

  上传用户：凤临西北

• 用verilog实现单片机计数器 用verilog实现单片机计数器免费下载

  资源简介：用verilog实现单片机计数器 用verilog实现单片机计数器

  标签： verilog 单片机 计数器

  上传时间： 2013-12-21

  上传用户：h886166

• verilog HDL语言编写的5分频电路。采用两路时钟相逻辑作用产生。免费下载

  资源简介：verilog HDL语言编写的5分频电路。采用两路时钟相逻辑作用产生。

  标签： verilog HDL 语言 编写

  上传时间： 2015-07-18

  上传用户：yulg

• 一个用verilogHDL语言编写的模6的二进制计数器免费下载

  资源简介：一个用verilogHDL语言编写的模6的二进制计数器

  标签： verilogHDL 语言 编写 模

  上传时间： 2015-07-22

  上传用户：sjyy1001

• 本程式為使用verilog語言寫控制DRAM的控制模塊, 可以簡易的控制DRAM IC, 本程式已經過系統驗證.免费下载

  资源简介：本程式為使用verilog語言寫控制DRAM的控制模塊, 可以簡易的控制DRAM IC, 本程式已經過系統驗證.

  标签： DRAM verilog 控制 程式

  上传时间： 2014-01-14

  上传用户：tzl1975

• 一个32位微处理器的verilog实现源代脉,采用5级流水线和cache技术.免费下载

  资源简介：一个32位微处理器的verilog实现源代脉,采用5级流水线和cache技术.

  标签： verilog cache 微处理器 流水线

  上传时间： 2014-12-21

  上传用户：yimoney

• 单片机MSC51设计的5个源程序：1、数据排序2、多功能数字钟设计3、P1口循环亮灯设计4、脉冲计数器5、8250芯片串口扩展。另附程序详细介绍。免费下载

  资源简介：单片机MSC51设计的5个源程序：1、数据排序2、多功能数字钟设计3、P1口循环亮灯设计4、脉冲计数器5、8250芯片串口扩展。另附程序详细介绍。

  标签： 8250 MSC 51 单片机

  上传时间： 2014-11-10

  上传用户：xiaodu1124

• java图形用户界面 6.1 HelloWorldSwing 6.2 按钮计数器 6.3 Swing按钮 6.4 温度转换器 6.5 HtmlDemo 6.6 投票器 6.7 TextS免费下载

  资源简介：java图形用户界面 6.1 HelloWorldSwing 6.2 按钮计数器 6.3 Swing按钮 6.4 温度转换器 6.5 HtmlDemo 6.6 投票器 6.7 TextSamplerDemo 6.8 Swing菜单 6.9 文件对话框 6.10 月相 6.11 单位转换器 6.12 Swing动画

  标签： HelloWorldSwing HtmlDemo Swing TextS

  上传时间： 2014-01-20

  上传用户：lhw888

• VHDL源代码.设计一个模为4的计数器免费下载

  资源简介：VHDL源代码.设计一个模为4的计数器，并在实验箱上用七段数码管显示结果

  标签： VHDL 源代码 模 计数器

  上传时间： 2013-12-25

  上传用户：zxc23456789

• 基于verilog-HDL的硬件电路的实现 9.5 脉冲周期的测量与显示 　　9.5.1 脉冲周期的测量原理 　　9.5.2 周期计的工作原理 　　9.5.3 周期测量模块的设计与实现免费下载

  资源简介：基于verilog-HDL的硬件电路的实现 9.5 脉冲周期的测量与显示 　　9.5.1 脉冲周期的测量原理 　　9.5.2 周期计的工作原理 　　9.5.3 周期测量模块的设计与实现 　　9.5.4 forever循环语句的使用方法 　　9.5.5 disable禁止语句的使用方法 　　9....

  标签： verilog-HDL 周期 9.5 脉冲

  上传时间： 2015-09-16

  上传用户：皇族传媒

• 基于verilog-HDL的硬件电路的实现 9.6 脉冲高电平和低电平持续时间的测量与显示 　　9.6.1 脉冲高电平和低电平持续时间测量的工作原理 　　9.6.2 高低电平持续时间测量模免费下载

  资源简介：基于verilog-HDL的硬件电路的实现 9.6 脉冲高电平和低电平持续时间的测量与显示 　　9.6.1 脉冲高电平和低电平持续时间测量的工作原理 　　9.6.2 高低电平持续时间测量模块的设计与实现 　　9.6.3 改进型高低电平持续时间测量模块的设计与实现 　　...

  标签： verilog-HDL 低电平 9.6 时间测量

  上传时间： 2013-11-30

  上传用户：chenlong

• 用verilog硬件描述语言编写的16位数模转换器的源代码免费下载

  资源简介：用verilog硬件描述语言编写的16位数模转换器的源代码，可以综合

  标签： verilog 硬件描述语言 数模转换器 源代码

  上传时间： 2015-09-22

  上传用户：JasonC