一位十进制全加器!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!
资源简介:一位十进制全加器!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!
上传时间: 2019-06-12
上传用户:暗香666
资源简介:8*8乘法器及其测试:采用booth编码的乘法器:1. ultipler_quick_add_4 即4位的并行全加器,在这里主要起了两个作用:第一个是在求部分积单元时,当编码为3x时用来输出部分积;另外一个是在将部分积加起来时,求3到6位时所用到。 2. ultiplier_quick_add_5...
上传时间: 2016-07-12
上传用户:zhaiye
资源简介:半加器 或门 1位二进制全加器顶层设计描述
上传时间: 2014-01-03
上传用户:cursor
资源简介:1位全加器 可以进行1位的二进制码的加法 想进行改进 改为4位或8位的全加器代码
上传时间: 2017-06-21
上传用户:希酱大魔王
资源简介:该程序实现的是n位全加器,首先用与非门实现一位全家器,最后实现n位的全加器。
上传时间: 2015-04-18
上传用户:fandeshun
资源简介:用一位全加器组成四位全加器. 所用语言是Verilog HDL. 主要用在加法器的设计中。
上传时间: 2015-05-02
上传用户:zukfu
资源简介:fulladder.vhd 一位全加器 adder.vhd 四位全加器 multi4.vhd 四位并行乘法器
上传时间: 2015-09-03
上传用户:上善若水
资源简介:由寄存器,全加器,移位寄存器,计数器,触发器和门电路构成补码一位除法器,将开关设定的补码形式出现的除数,被除数存入相应寄存器中.能用单脉冲按步演示运算全过程.
上传时间: 2013-12-24
上传用户:bjgaofei
资源简介:基于eda中vhdl语言的一位全加器的设计,详细的设计过程和实验现象,相互学习
上传时间: 2014-01-15
上传用户:baiom
资源简介:一位全加器,VERILOG实现,包括测试文件,测试可用,欢迎下载,共同学习
上传时间: 2013-12-24
上传用户:410805624
资源简介:一位全加器源码实现了MAX及其一系列器件实现全加的功能
上传时间: 2013-12-25
上传用户:xcy122677
资源简介:本程序是在一位全加器的基础上设计一个16位的加法器,用Verilog HDL语言描述.
上传时间: 2013-12-03
上传用户:moerwang
资源简介:这是一个4位全加器,用一个1位半价做的一位全加,然后做成的四位半加。
上传时间: 2016-04-30
上传用户:上善若水
资源简介:[VHDL经典设计26例]--在xilinx芯片上调试通过--[01--1位全加器][02--2选1多路选择器][03--8位硬件加法器][04--7段数码显示译码器][05--8位串入并出寄存器][6--8位并入串出寄存器][7--内部三态总线][8--含清零和同步时钟使能的4位加法计数器][9--数控分频器][1...
上传时间: 2014-09-06
上传用户:han_zh
资源简介:这是我在ISP编程实验中独立编写的采用结构化描述的四位全加器,通过四次映射一位全加器的方式实现了四位全加器的功能,并附有数码显示模块,将全加器的运算结果输出到数码管显示。
上传时间: 2017-01-19
上传用户:1583060504
资源简介:本设计是设计了一个4位全加器的内容,是由4个一位全加器串联而成的
上传时间: 2017-08-15
上传用户:水口鸿胜电器
资源简介:用VHDL编写的8位全加器,数字分频器等程序
上传时间: 2013-12-16
上传用户:ztj182002
资源简介:4位全加器原码,包括仿真码和4位计数器码。
上传时间: 2015-09-25
上传用户:a673761058
资源简介:2级流水线实现的8位全加器的VHDL代码,适用于altera系列的FPGA/CPLD
上传时间: 2014-06-15
上传用户:zhanditian
资源简介:四位全加器,VHDL语言,max+plusII平台做的
上传时间: 2016-02-17
上传用户:xz85592677
资源简介:四位全加器语言描述是以文本方式上传的,呵呵,希望大家有帮助
上传时间: 2014-01-26
上传用户:siguazgb
资源简介:三位全加器的源代码,和测试代码,用Verilog HDL实现的!
上传时间: 2013-12-22
上传用户:erkuizhang
资源简介:用VHDL语言采用串行方法实现用1位全加器实现4位全加器
上传时间: 2016-05-27
上传用户:hongmo
资源简介:VHDL实现四位全加器,适合初学者,源程序下载
上传时间: 2013-12-30
上传用户:xsnjzljj
资源简介:这是一个利用MAX PULL 制作的VHDL的四位全加器的程序 如果有需要仿真图的 请叫站长联系我
上传时间: 2014-05-31
上传用户:lht618
资源简介:这是一个用multisim编写的用8421BCD码表示的两个一位十进制数相加的加法器
上传时间: 2016-09-17
上传用户:kelimu
资源简介:此程序是用VHDL硬件描述语言编写的,实现四位全加器的功能
上传时间: 2017-01-07
上传用户:天诚24
资源简介:1位全加器的vhdl设计 通过两个半加起实现
上传时间: 2017-01-12
上传用户:徐孺
资源简介:通过VHDL实现4位全加器,8位全加器,和8位通用寄存器的设计
上传时间: 2014-01-11
上传用户:lanwei
资源简介:用VHDL写的一个8位全加器的实验程序,供新手参考
上传时间: 2017-03-03
上传用户:lx9076