Verilog设计的加法器

相 关 资 源

• Verilog设计的加法器免费下载

  资源简介：用Verilog设计的加法器，经过modelsim工具验证无问题。有问题请反馈。

  标签： Verilog 加法器

  上传时间： 2017-02-27

  上传用户：zhangqi

• 经过精心设计的加法器的代码免费下载

  资源简介：经过精心设计的加法器的代码，并在FPGA硬件平台实现和验证过的

  标签： 加法器 代码

  上传时间： 2014-01-11

  上传用户：windwolf2000

• 本程序是在一位全加器的基础上设计一个16位的加法器,用Verilog HDL语言描述.免费下载

  资源简介：本程序是在一位全加器的基础上设计一个16位的加法器,用Verilog HDL语言描述.

  标签： Verilog HDL 程序 全加器

  上传时间： 2013-12-03

  上传用户：moerwang

• Verilog shi 实现的加法器（8位）适用于初学asic免费下载

  资源简介：Verilog shi 实现的加法器（8位）适用于初学asic

  标签： Verilog asic shi 8位

  上传时间： 2015-06-02

  上传用户：一诺88

• 8位的加法器设计免费下载

  资源简介：8位的加法器设计，分4个工程完成的，用的是Quartus II软件。

  标签： 8位 加法器

  上传时间： 2014-01-20

  上传用户：myworkpost

• 自己编制的加法器的Verilog程序 希望对大家有所帮助免费下载

  资源简介：自己编制的加法器的Verilog程序 希望对大家有所帮助

  标签： Verilog 编制 加法器 程序

  上传时间： 2016-02-07

  上传用户：李梦晗

• 是一個用Verilog寫成的加法器電路,可把七個元件加起來免费下载

  资源简介：是一個用Verilog寫成的加法器電路,可把七個元件加起來

  标签： Verilog 加法器 元件

  上传时间： 2014-01-07

  上传用户：zhangzhenyu

• 用StateCAD设计一个“串进并出的加法器”状态机免费下载

  资源简介：用StateCAD设计一个“串进并出的加法器”状态机，并使用StateCAD测试激励生成器设计测试激励，验证该状态机，掌握完整的StateCAD设计流程.

  标签： StateCAD 加法器 状态

  上传时间： 2014-01-04

  上传用户：shawvi

• 用Verilog设计的FIR滤波器。滤波器需要很快的处理速度免费下载

  资源简介：用Verilog设计的FIR滤波器。滤波器需要很快的处理速度，所以采用了wallace树算法，超前进位加法器等等

  标签： Verilog FIR 滤波器 速度

  上传时间： 2017-08-03

  上传用户：hebmuljb

• 这是个基于 Xilinx Spartan3 的加法器免费下载

  资源简介：这是个基于 Xilinx Spartan3 的加法器，利用Verilog语言编写，对于EDA初学者来说有一定的参考价值。

  标签： Spartan3 Xilinx 加法器

  上传时间： 2014-02-02

  上传用户：671145514

• 两个浮点数相加的加法器免费下载

  资源简介：两个浮点数相加的加法器，使用Verilog编写

  标签： 浮点数 加法器

  上传时间： 2016-07-22

  上传用户：hustfanenze

• 一个无符号的加法器小程序免费下载

  资源简介：一个无符号的加法器小程序

  标签： 符号 加法器 程序

  上传时间： 2014-01-12

  上传用户：cjl42111

• 这个是带输入的加法器vhdl代码,是带有输入端和进位的.免费下载

  资源简介：这个是带输入的加法器vhdl代码,是带有输入端和进位的.

  标签： vhdl 输入 加法器 代码

  上传时间： 2013-11-30

  上传用户：gxf2016

• 这个是带先行进位的加法器的vhdl代码,比较复杂,仅仅供大家参考.免费下载

  资源简介：这个是带先行进位的加法器的vhdl代码,比较复杂,仅仅供大家参考.

  标签： vhdl 进位 加法器 代码

  上传时间： 2014-01-03

  上传用户：klin3139

• vhdl和verling hdl 的加法器免费下载

  资源简介：vhdl和verling hdl 的加法器

  标签： verling vhdl hdl 加法器

  上传时间： 2015-06-10

  上传用户：qiaoyue

• 一个简单的加法器描述,以前在别的网站上被发过,现在存在这里.免费下载

  资源简介：一个简单的加法器描述,以前在别的网站上被发过,现在存在这里.

  标签： 加法器 网站

  上传时间： 2013-12-25

  上传用户：kernaling

• 这是一个用Verilog实现的除法器代码。免费下载

  资源简介：这是一个用Verilog实现的除法器代码。

  标签： Verilog 除法器 代码

  上传时间： 2013-12-28

  上传用户：wmwai1314

• 一个用VHDL语言编写的加法器免费下载

  资源简介：一个用VHDL语言编写的加法器，希望大家能够得到启示。

  标签： VHDL 语言 编写 加法器

  上传时间： 2014-02-22

  上传用户：wanghui2438

• java实现的简单的整型的加法器免费下载

  资源简介：java实现的简单的整型的加法器，该计算器具有加法功能，包含两个输入框用于输入两个浮点数，一个输出框用于输出计算结果，一个按钮，当鼠标点击按钮时，在输出框输出计算结果

  标签： java 加法器

  上传时间： 2015-12-17

  上传用户：liglechongchong

• 简单的加法器,在学习JAVA程序入门时使用免费下载

  资源简介：简单的加法器,在学习JAVA程序入门时使用

  标签： JAVA 加法器 程序

  上传时间： 2014-05-23

  上传用户：阿四AIR

• 使用硬件实现,通过FPGA验证的效率较高的加法器,免费下载

  资源简介：使用硬件实现,通过FPGA验证的效率较高的加法器,

  标签： FPGA 硬件实现 效率 加法器

  上传时间： 2016-05-11

  上传用户：希酱大魔王

• 经过精心设计的除法器的代码免费下载

  资源简介：经过精心设计的除法器的代码，并在FPGA硬件平台实现和验证过的

  标签： 除法器 代码

  上传时间： 2014-11-24

  上传用户：sk5201314

• 5 bits 的加法器與減法器合併電路之原始程式製作免费下载

  资源简介：5 bits 的加法器與減法器合併電路之原始程式製作

  标签： bits 加法器 法器 程式

  上传时间： 2016-05-18

  上传用户：ippler8

• 简单的加法器免费下载

  资源简介：简单的加法器，让我们熟悉MFC环境下，对话框的编程，能让我们深入的了解开发的一般步骤

  标签： 加法器

  上传时间： 2016-06-04

  上传用户：ve3344

• 在MAX+PLUS II环境下用VHDL编写的加法器免费下载

  资源简介：在MAX+PLUS II环境下用VHDL编写的加法器

  标签： PLUS VHDL MAX 环境

  上传时间： 2016-06-14

  上传用户：zhangzhenyu

• Verilog设计的UART事例免费下载

  资源简介：Verilog设计的UART事例，适合于初学者

  标签： Verilog UART

  上传时间： 2016-06-26

  上传用户：aeiouetla

• 一个带overflow功能的加法器的实现免费下载

  资源简介：一个带overflow功能的加法器的实现，采用Matlab+Simulink

  标签： overflow 加法器

  上传时间： 2013-12-05

  上传用户：小儒尼尼奥

• 一个基于Matlab+Simulink的带Rounding功能的加法器实现免费下载

  资源简介：一个基于Matlab+Simulink的带Rounding功能的加法器实现

  标签： Simulink Rounding Matlab 加法器

  上传时间： 2016-07-20

  上传用户：youlongjian0

• Verilog设计的4位频率计免费下载

  资源简介：Verilog设计的4位频率计，可以测量方波、三角波、正弦波；测量范围10Hz～10MHz，测量分辨率1Hz，测量误差1 Hz；测量通道灵敏度50mv

  标签： Verilog 频率计

  上传时间： 2013-12-30

  上传用户：diets

• 这是经过改进后的加法器源代码免费下载

  资源简介：这是经过改进后的加法器源代码，改进后运算速度更快

  标签： 加法器 源代码

  上传时间： 2013-12-17

  上传用户：fhzm5658