虫虫首页| 资源下载| 资源专辑| 精品软件

登录| 注册

您现在的位置是：虫虫下载站 > 资源下载 > 应用设计 > Verilog设计的加法器

Verilog设计的加法器

资源大小：54 K
上传时间： 2017-02-27
上传用户：zhangqi
资源积分：2 下载积分
标签： Verilog 加法器

资源简介

用verilog设计的加法器，经过modelsim工具验证无问题。有问题请反馈。

相关资源

您可能感兴趣的

收藏 赞(135) 踩(0)