本课题首先研究了常规的RS译码器的算法，确定在关键方程的计算中采用一种新改进的BM算法，然后提出了基于复数基的有限域快速并行乘法器和利用幂指数相减进行除法计算的有限域除法器，通过这些优化方法提高了RS译码器的速度，减少了译码延时和硬件资源使用，最后利用VHDL硬件描述语言在FPGA上实现了流水线处理的RS(255,223)译码器。 本课题实现的RS(255,223)硬件译码器的性能在国内具有领先水平，对我国以后航天项目高速数据传输系统的设计有着很大的意义。
资源简介： 本课题首先研究了常规的RS译码器的算法，确定在关键方程的计算中采用一种新改进的BM算法，然后提出了基于复数基的有限域快速并行乘法器和利用幂指数相减进行除法计算的有限域除法器，通过这些优化方法提高了RS译码器的速度，减少了译码延时和硬件资源使用...
上传时间： 2013-06-29
上传用户：gokk
资源简介：随着信息时代的到来，用户对数据保护和传输可靠性的要求也在不断提高。由于信道衰落，信号经信道传输后，到达接收端不可避免地会受到干扰而出现信号失真。因此需要采用差错控制技术来检测和纠正由信道失真引起的信息传输错误。RS（Reed—Solomon）码是差错控...
上传时间： 2013-04-24
上传用户：思琦琦
资源简介：研制发射微小卫星，是我国利用空间技术服务经济建设、造福人类的重要途径。现代微小卫星在短短20年里能取得长足的发展，主要取决于微小卫星自身的一系列特点：重量轻，体积小，成本低，性能高，安全可靠，发射方便、快捷灵活等。在卫星通信系统中，由于传输信...
上传时间： 2013-08-01
上传用户：lili123
资源简介：应用C语言实现RS（255，223）编码器和译码器
上传时间： 2016-11-08
上传用户：xiaoyunyun
资源简介：本文提出了一种高速Viterbi译码器的FPGA实现方案。这种Viterbi译码器的设计方案既可以制成高性能的单片差错控制器，也可以集成到大规模ASIC通信芯片中，作为全数字接收的一部分。 本文所设计的Viterbi译码器采用了基四算法，与基二算法相比，其译码速率在理论...
上传时间： 2013-04-24
上传用户：181992417
资源简介：Viterbi译码器的FPGA实现代码,来在国外大学论坛.
上传时间： 2017-04-13
上传用户：维子哥哥
资源简介：介绍了符合CCSDS标准的RS（255，223）码译码器的硬件实现结构。译码器采用8位并行时域译码算法，主要包括了修正后的无逆BM迭代译码算法，钱搜索算法和Forney算法。采用了三级流水线结构实现，减小了译码器的时延，提高了译码的速率，使用了VHDL语言完成译码器...
上传时间： 2013-10-17
上传用户：cc1915
资源简介：介绍了符合CCSDS标准的RS（255，223）码译码器的硬件实现结构。译码器采用8位并行时域译码算法，主要包括了修正后的无逆BM迭代译码算法，钱搜索算法和Forney算法。采用了三级流水线结构实现，减小了译码器的时延，提高了译码的速率，使用了VHDL语言完成译码器...
上传时间： 2013-12-13
上传用户：yzhl1988
资源简介：这是rs（255，223）编码的verilog源程序。里面有：encode、decode、test－bench等文件。
上传时间： 2015-07-18
上传用户：wendy15
资源简介：RS（255，239）编码的乘法器系数计算，用VC++实现
上传时间： 2016-04-04
上传用户：dreamboy36
资源简介：Quartus下的RS（5，3）编码器的源程序，用Verilog语言编写。
上传时间： 2014-01-26
上传用户：270189020
资源简介：RS编译码器的DSP实现，首先用MATLAB仿真，最后在DSP上实现
上传时间： 2017-02-10
上传用户：D&L37
资源简介：单片机与数／模（D／A）转换器的接口
上传时间： 2013-07-12
上传用户：eeworm
资源简介：专辑类----单片机专辑 单片机与数／模（D／A）转换器的接口-3页-0.2M.rar
上传时间： 2013-07-24
上传用户：
资源简介：可靠通信要求消息从信源到信宿尽量无误传输，这就要求通信系统具有很好的纠错能力，如使用差错控制编码。自仙农定理提出以来，先后有许多纠错编码被相继提出，例如汉明码，BCH码和RS码等，而C。Berrou等人于1993年提出的Turbo码以其优异的纠错性能成为通信界...
上传时间： 2013-04-24
上传用户：ziyu_job1234
资源简介：单片机专辑 258册 4.20G单片机与数／模（D／A）转换器的接口 3页 0.2M.pdf
上传时间： 2014-05-05
上传用户：时代将军
资源简介： 本文对于全并行Viterbi译码器的设计及其FPGA实现方案进行了研究，并最终将用FPGA实现的译码器嵌入到某数字通信系统之中。 首先介绍了卷积码及Viterbi译码算法的基本原理，并对卷积码的纠错性能进行了理论分析。接着介绍了Viterbi译码器各个模块实现的...
上传时间： 2013-07-30
上传用户：13913148949
资源简介：本文以某型号接收机的应用为背景，主要论述了如何实现基于FPGA的参数化的Viterbi译码器的知识产权(IP)核。文中详细论述了译码器的内部结构、VerilogHDL(硬件描述语言)实现、仿真测试等。这些可变的参数包括：码型、ACS(加比选)单元的数目、软判决比特数、回溯...
上传时间： 2013-04-24
上传用户：waizhang
资源简介：本文以Turbo码编译码器的FPGA实现为目标，对Turbo码的编译码算法和用硬件语言将其实现进行了深入的研究。 首先，在理论上对Turbo码的编译码原理进行了介绍，确定了Max-log-MAF算法的译码算法，结合CCSDS标准，在实现编码器时，针对标准中给定的帧长、码率与交...
上传时间： 2013-04-24
上传用户：haohaoxuexi
资源简介：针对固定码长Turbo码适应性差的缺点，以LTE为应用背景，提出了一种帧长可配置的Turbo编译码器的FPGA实现方案。该设计可以依据具体的信道环境和速率要求调节信息帧长，平衡译码性能和系统时延。方案采用“自顶向下”的设计思想和“自底而上”的实现方法，对 Tu...
上传时间： 2013-10-28
上传用户：d815185728
资源简介：针对固定码长Turbo码适应性差的缺点，以LTE为应用背景，提出了一种帧长可配置的Turbo编译码器的FPGA实现方案。该设计可以依据具体的信道环境和速率要求调节信息帧长，平衡译码性能和系统时延。方案采用“自顶向下”的设计思想和“自底而上”的实现方法，对 Tu...
上传时间： 2013-10-08
上传用户：回电话#
资源简介：这是在C5000系列DSP上实现UART（异步串口）TL16c550芯片的汇编语言实现代码，可直接在CCS上运行，在PC机上用串口精灵或超级终端接收
上传时间： 2015-01-13
上传用户：ve3344
资源简介：卷积编码是深空通信系统和无线通信系统中常用的一种编码方式。Viterbi码算法是卷积码的一种最大似然译码算法，它按照最大似然译码准则，在网格图上找出一条最大似然路径来得到译码结果。本设计的主要内容是3比特软判决Viterbi译码器的FPGA实现，设计是采用硬...
上传时间： 2013-07-02
上传用户：坏天使kk
资源简介：无线局域网(WLAN,Wireless Local Area Network)是未来移动通信系统的重要组成部分.为了满足用户高速率、方便灵活的接入互联网的需求,WLAN的研究和建设正在世界范围内如火如荼的展开.由于摆脱了有线连接的束缚,无线局域网具有移动性好、成本低和不会出现线缆故...
上传时间： 2013-06-19
上传用户：xinzhch
资源简介：三篇关于Viterbi FPGA编译码器的优化设计文档： 1、Viterbi译码器的FPGA设计实现与优化.pdf 2、Viterbi译码器的低功耗设计.pdf 3、基于FPGA的高速并行Viterbi译码器的设计与实现.pdf
上传时间： 2013-11-27
上传用户：邶刖
资源简介：这是一个交织器/解交织器的FPGA实现，虽然交织器的功能简单，但是其实现比较复杂
上传时间： 2013-12-10
上传用户：chenxichenyue
资源简介：该文档为中频采样中希尔伯特变换器的FPGA实现简介文档，是一份很不错的参考资料，具有较高参考价值，感兴趣的可以下载看看………………
上传时间： 2021-11-10
上传用户：trh505
资源简介：一种OFDM调制解调器的FPGA实现基于现代OFDM的书籍比较少
上传时间： 2013-08-30
上传用户：yzy6007
资源简介：一种OFDM调制解调器的FPGA实现基于现代OFDM的书籍比较少
上传时间： 2015-09-09
上传用户：huql11633
资源简介：用于数字下变频器的 FPGA 实现
上传时间： 2017-01-13
上传用户：songnanhua
