虫虫首页| 资源下载| 资源专辑| 精品软件
登录| 注册

您现在的位置是:虫虫下载站 > 资源下载 > 学术论文 > 基于FPGA的无线信道仿真器设计与实现

基于FPGA的无线信道仿真器设计与实现

  • 资源大小:10883 K
  • 上传时间: 2013-04-24
  • 上传用户:f43dfg52Ae
  • 资源积分:2 下载积分
  • 标      签: FPGA 无线信道 仿真器

资 源 简 介

随着人们对无线通信需求和质量的要求越来越高,无线通信设备的研发也变得越来越复杂,系统测试在整个设备研发过程中所占的比重也越来越大。为了能够尽快缩短研发周期,测试人员需要在实验室模拟出无线信道的各种传播特性,以便对所设计的系统进行调试与测试。无线信道仿真器是进行无线通信系统硬件调试与测试不可或缺的仪器之一。 本文设计的无线信道仿真器是以Clarke信道模型为参考,采用基于Jakes模型的改进算法,使用Altera公司的StratixⅡ EP2S180模拟实现了频率选择性衰落信道。信道仿真器实现了四根天线数据的上行接收,每根天线由八条可分辨路径,每条可分辨路径由64个反射体构成,每根天线可分辨路径和反射体的数目可以独立配置。通过对每个反射体初始角度和初始相位的设置,并且保证反射体的角度和相位是均匀分布的随机数,可以使得同一条路径不同反射体之间的非相关特性,得到的多径传播信道是一个离散的广义平稳非相关散射模型(WSSUS)。无线信道仿真器模拟了上行数据传输环境,上行数据由后台产生后储存在单板上的SDRAM中。启动测试之后,上行数据在CPU的控制下通过信道仿真器,然后送达基带处理板解调,最后测试数据的误码率和误块率,从而分析基站的上行接收性能。 首先,本文研究了3GPP TS 25.141协议中对通信设备测试的要求和无线信道自身的特点,完成了对无线信道仿真器系统设计方案的吸收和修改。 其次,针对FPGA内部资源结构,研究了信道仿真器FPGA实现过程中的困难和资源的消耗,进行了模块划分。主要完成了时延模块、瑞利衰落模块、背板接口模块等的RTL级代码的开发、仿真、综合和板上调试;完成了FPGA和后台软件的联合调试;完成了两天线到四天线的改版工作,使FPGA内部的工作频率翻了一倍,大幅降低了FPGA资源的消耗。 最后,在完成无线信道仿真器的硬件设计之后,对无线信道仿真器的测试根据3GPP TS 25.141 V6.13.0协议中的要求进行,即在数据误块率(BLER)一定的情况下,对不同信道传播环境和不同传输业务下的信噪比(Eb/No)进行测试,单天线和多天线的测试结果符合协议中规定的信噪比(Eb/No)的要求。

相 关 资 源