虫虫首页| 资源下载| 资源专辑| 精品软件
登录| 注册

您现在的位置是:虫虫下载站 > 资源下载 > 学术论文 > DVBT信道编解码算法研究及FPGA实现

DVBT信道编解码算法研究及FPGA实现

  • 资源大小:2016 K
  • 上传时间: 2013-04-24
  • 上传用户:ykf232323
  • 资源积分:2 下载积分
  • 标      签: DVBT FPGA 信道 编解码

资 源 简 介

数字通信系统中,在实际信道上传输数字信号时,由于信道传输特性不理想及噪声的影响,接收端所收到的数字信号不可避免地会发生错误。为了减小误码率,提高接收质量,必须采用差错控制编码。对于数字视频通信系统这类高码率,高要求的系统,为了提供优良的图象质量,采用差错控制编码尤为重要。 本文采用的DVB-T系统差错控制技术是针对于数字视频通信而设计的,提出了纠错编码结合交织技术的实现方案,即RS(204,188,8)截短码、卷积交织、卷积码三种技术的级联。各技术中的参数设计为输入的MPEG-2传输流(TS流)提供了便利,在编码后可以保持传输流的帧结构和同步字节不改变,使接收端的同步捕获和同步跟踪成为可能。 本文首先简要介绍了差错控制技术,DVB-T系统,以及硬件实现所用到的FPGA实现方法。然后分别研究RS码、卷积交织、卷积码的编解码原理,并提出了三类技术的硬件实现方案。其中,重点论述了RS码解码的硬件实现。将RS码解码分为四个模块:伴随式计算,BM迭代,钱搜索和错误值计算,分别讲述每个模块的电路设计方案并给出仿真结果。最后,将该差错控制系统应用于一个输出速率恒定的实际数字视频通信系统中,按系统需要,加入了接口电路和速率控制的设计。

相 关 资 源

您 可 能 感 兴 趣 的