viterbi译码算法是一种卷积码的解码算法。优点不说了。缺点就是随着约束长度的增加算法的复杂度增加很快。约束长度N为7时要比较的路径就有64条,为8时路径变为128条。 (2<<(N-1))。所以viterbi译码一般应用在约束长度小于10的场合中。
先说编码(举例约束长度为7):编码器7个延迟器的状态(0,1)组成了整个编码器的64个状态。每个状态在编码器输入0或1时,会跳转到另一个之中。比如110100输入1时,变成101001(其实就是移位寄存器)。并且输出也是随之而改变的。
这样解码的过程就是逆过程。算法规定t时刻收到的数据都要进行64次比较,就是64个状态每条路有两条分支(因为输入0或1),同时,跳传到不同的两个状态中去,将两条相应的输出和实际接收到的输出比较,量度值大的抛弃(也就是比较结果相差大的),留下来的就叫做幸存路径,将幸存路径加上上一时刻幸存路径的量度然后保存,这样64条幸存路径就增加了一步。在译码结束的时候,从64条幸存路径中选出一条量度最小的,反推出这条幸存路径(叫做回溯),得出相应的译码输出。
资源简介:viterbi译码算法是一种卷积码的解码算法。优点不说了。缺点就是随着约束长度的增加算法的复杂度增加很快。约束长度N为7时要比较的路径就有64条,为8时路径变为128条。 (2<<(N-1))。所以viterbi译码一般应用在约束长度小于10的场合中。 先说编码(举例约束长度...
上传时间: 2016-08-08
上传用户:June
资源简介: 在软件无线电数字接收机中,从AD前端采集过来的数字信号频率高达72 MHz,如此高的频率使得后端DSP不能直接完成相关的数字信号处理任务。因此合理的设计基于FPGA的DDC,以降低数字信号频率,方便后端DSP实时完成相关的数字信号处理任务就显得尤为重要。...
上传时间: 2014-12-28
上传用户:432234
资源简介:256级灰度LED点阵屏显示原理及基于FPGA的电路设计
上传时间: 2015-12-12
上传用户:hphh
资源简介:256级灰度LED点阵屏显示原理及基于FPGA的电路设计
上传时间: 2016-05-05
上传用户:ddddddos
资源简介:256级灰度LED点阵屏显示原理及基于FPGA的电路设计
上传时间: 2016-12-16
上传用户:kytqcool
资源简介:256级灰度LED点阵屏显示原理及基于FPGA的电路设计(zhz)
上传时间: 2014-01-18
上传用户:洛木卓
资源简介:该文档为基于FPGA的UART设计的Verilog实现程序的简介资料,讲解的还不错,感兴趣的可以下载看看…………………………
上传时间: 2021-10-23
上传用户:
资源简介:该文档为基于FPGA的UART设计的Verilog实现程序简介文档,是一份很不错的参考资料,具有较高参考价值,感兴趣的可以下载看看………………
上传时间: 2021-11-27
上传用户:默默
资源简介:原版的外文书,基于FPGA的SDRAM设计,相信大家都会感兴趣!
上传时间: 2013-08-19
上传用户:heart_2007
资源简介: 在软件无线电数字接收机中,从AD前端采集过来的数字信号频率高达72 MHz,如此高的频率使得后端DSP不能直接完成相关的数字信号处理任务。因此合理的设计基于FPGA的DDC,以降低数字信号频率,方便后端DSP实时完成相关的数字信号处理任务就显得尤为重要。...
上传时间: 2013-11-20
上传用户:520
资源简介:基于FPGA的信号采集及频谱分析,用VHDL编写,压缩包里是Quartus下的工程。AD采样用状态机实现,并存入LPM_RAM。设计了一个UART模块(也是状态机实现的),可将数据发到PC机上。
上传时间: 2017-09-26
上传用户:叶山豪
资源简介:基于FPGA的系统设计和应用研究
上传时间: 2013-04-15
上传用户:eeworm
资源简介:基于FPGA的8051SOC设计
上传时间: 2013-04-15
上传用户:eeworm
资源简介:专辑类----可编程逻辑器件相关专辑 基于FPGA的系统设计和应用研究-72页-3.1M.rar
上传时间: 2013-04-24
上传用户:123456wh
资源简介:专辑类----单片机专辑 基于FPGA的8051SOC设计-76页-4.3M.rar
上传时间: 2013-07-23
上传用户:zjf3110
资源简介:专辑类-可编程逻辑器件相关专辑-96册-1.77G 基于FPGA的系统设计和应用研究-72页-3.1M.pdf
上传时间: 2013-04-24
上传用户:2007yqing
资源简介:专辑类-单片机专辑-258册-4.20G 基于FPGA的8051SOC设计-76页-4.3M.pdf
上传时间: 2013-06-06
上传用户:liu_yuankang
资源简介:用VHDL语言实现的基于FPGA的交换机设计
上传时间: 2013-04-24
上传用户:归海惜雪
资源简介:基于FPGA的电子琴设计,基于FPGA的电子琴设计
上传时间: 2014-01-17
上传用户:qwe1234
资源简介:基于FPGA的8位乘法器代码,可以进行四象限乘法
上传时间: 2013-12-01
上传用户:youmo81
资源简介:基于FPGA的电子琴设计的方案,实现了电子琴的基本功能,还实现了一些附加的功能。
上传时间: 2016-05-03
上传用户:古谷仁美
资源简介:基于FPGA的NCO设计,采用查表方法.八位地址线,一个周期采点256个,输出八位数据.
上传时间: 2016-05-29
上传用户:gundamwzc
资源简介:基于FPGA的CPU设计 VHDL 编写
上传时间: 2016-07-14
上传用户:tzl1975
资源简介:基于FPGA的SDRAM设计,相信大家都会感兴趣!原版的外文书
上传时间: 2016-07-18
上传用户:aa17807091
资源简介:基于FPGA的crc设计,有一定的参考价值,写的比较详细
上传时间: 2014-08-26
上传用户:csgcd001
资源简介:<基于FPGA的嵌入式设计上的光盘的第四章第二个实验
上传时间: 2014-01-25
上传用户:黄华强
资源简介:基于FPGA的停表设计vudl编写,使用vhdl编写的.v文件。
上传时间: 2017-03-12
上传用户:lx9076
资源简介:基于FPGA的秒表设计基于FPGA的秒表设计基于FPGA的秒表设计
上传时间: 2017-05-18
上传用户:lht618
资源简介:一种基于FPGA的CPU设计........
上传时间: 2014-01-19
上传用户:wpt
资源简介:基于FPGA的LCD1602驱动,Verilog代码,已经调试成功
上传时间: 2013-12-25
上传用户:sxdtlqqjl