booth算法通过移位运算代替某些加法运算提高乘法器的运算速度,是一种补码乘法的算法。包含乘法器模块和测试模块。
资源简介:布斯乘法器的VHDL程序,下載後直接解壓縮複製貼上到你的EDATOOL就可以.
上传时间: 2015-05-20
上传用户:zycidjl
资源简介:该代码是布斯乘法器代码,用于了解布斯算法,本人也是初学者。
上传时间: 2017-01-10
上传用户:love_stanford
资源简介:布斯乘法器的语言描述功能违反外 暗暗达到
上传时间: 2017-05-22
上传用户:我干你啊
资源简介:booth算法通过移位运算代替某些加法运算提高乘法器的运算速度,是一种补码乘法的算法。包含乘法器模块和测试模块。
上传时间: 2015-12-04
上传用户:chriskicker
资源简介:布思基四乘法器实现,很好用,快来看,希望对大家有所帮助.
上传时间: 2015-10-12
上传用户:lanjisu111
资源简介:在精密乘法器设计中采用AD630整流放大器:
上传时间: 2013-07-10
上传用户:zhyiroy
资源简介:GF_2_m_域乘法器的快速设计及FPGA实现,对于rs编翼码的理解和设计有帮助
上传时间: 2013-08-16
上传用户:tangsiyun
资源简介:简单介绍了ADI公司推出的新一代高性能模拟乘法器ADL5391的主要特性和工作原理。给出了基于ADL5391的宽带乘法器的典型应用电路,并对其进行了测试。最后设计了基于ADL5391的二倍频电路,测试结果表明该二倍频电路具有性能稳定、工作频带宽、测量精度高、抗干扰...
上传时间: 2013-10-25
上传用户:FreeSky
资源简介: 定点乘法器设计(中文) 运算符: + 对其两边的数据作加法操作; A + B - 从左边的数据中减去右边的数据; A - B - 对跟在其后的数据作取补操作,即用0减去跟在其后的数据; - B * 对其两边的数据作乘法操作; A * B & 对...
上传时间: 2013-12-17
上传用户:trepb001
资源简介: 模拟乘法器在运算电路中的应用 8.6.1 乘法运算电路 8.6.2 除法运算电路 8.6.3 开方运算电路
上传时间: 2013-10-10
上传用户:270189020
资源简介:EDA课程设计8位十进制乘法器。
上传时间: 2013-10-17
上传用户:牛津鞋
资源简介:设计了一个基于FPGA的单精度浮点数乘法器.设计中采用改进的带偏移量的冗余Booth3算法和跳跃式Wallace树型结构,并提出对Wallace树产生的2个伪和采用部分相加的方式,提高了乘法器的运算速度;加入对特殊值的处理模块,完善了乘法器的功能.本设计在Altera DE2开发...
上传时间: 2013-10-09
上传用户:xjy441694216
资源简介:EDA课程设计8位十进制乘法器。
上传时间: 2013-10-09
上传用户:ZOULIN58
资源简介:设计了一个基于FPGA的单精度浮点数乘法器.设计中采用改进的带偏移量的冗余Booth3算法和跳跃式Wallace树型结构,并提出对Wallace树产生的2个伪和采用部分相加的方式,提高了乘法器的运算速度;加入对特殊值的处理模块,完善了乘法器的功能.本设计在Altera DE2开发...
上传时间: 2013-10-13
上传用户:yl1140vista
资源简介:一个并行高速乘法器芯片的设计与实现
上传时间: 2014-01-08
上传用户:虫虫虫虫虫虫
资源简介:用C语言实现的乘法器
上传时间: 2013-12-08
上传用户:moerwang
资源简介:VHDL语言实现的16位快速乘法器
上传时间: 2013-11-30
上传用户:yd19890720
资源简介:四位乘法器的VHDL源程序
上传时间: 2013-12-04
上传用户:kristycreasy
资源简介:VHDL实现布斯算法
上传时间: 2014-06-17
上传用户:cuibaigao
资源简介:vhdl编写的硬件乘法器
上传时间: 2014-12-22
上传用户:tuilp1a
资源简介:乘法器是硬件设计中的很常见也很重要的一个模块,它的VHDL硬件实现很好的解决了软件编程中做乘法速度慢的问题,在实时高速系统应用中或DSP软核或数字信号处理硬件实现算法中,经常能使用到乘法器,所以经典的高速乘法器IP 很有参考价值
上传时间: 2015-03-18
上传用户:yimoney
资源简介:嵌入式系统的乘法器试验报告 包括源代码 用VHDl语言编写
上传时间: 2013-12-26
上传用户:wang5829
资源简介:自已写的一个16X16的乘法器,速度比较慢。初学者练习练习!
上传时间: 2015-03-31
上传用户:love1314
资源简介:8位相 加乘法器,具有高速,占用资源较少的优点
上传时间: 2014-08-06
上传用户:zhangjinzj
资源简介:MSP430F449的硬件乘法器操作IAR Practice code
上传时间: 2013-12-17
上传用户:1109003457
资源简介:这个例子是讲述用VHDL实现布斯算法,应该有点用,是我的研究生师哥给我的。
上传时间: 2013-12-19
上传用户:hfmm633
资源简介:这个是用vhdl编写的乘法器,仅仅供大家参考
上传时间: 2015-05-06
上传用户:我们的船长
资源简介:一种可以完成16位有符号/无符号二进制数乘法的乘法器。该乘法器采用了改进的Booth算法,简化了部分积的符号扩展,采用Wallace树和超前进位加法器来进一步提高电路的运算速度。本乘法器可以作为嵌入式CPU内核的乘法单元,整个设计用VHDL语言实现。
上传时间: 2013-12-23
上传用户:skfreeman
资源简介:veilog实现的状态机乘法器.可以参考
上传时间: 2013-12-31
上传用户:yulg
资源简介:该源码实现了一个8*8位的乘法器,在实现的过程中用到了宏单元
上传时间: 2013-12-28
上传用户:bakdesec