时钟和低功耗模式片内集成有PLL(锁相环)电路。外接的基准晶体+PLL(锁相环)电路共同组成系统时钟电路。有关引脚：XTAL1/CLKIN：外接的基准晶体到片内振荡器输入引脚；如使用外部振荡器，外部振荡器的输出必须接该脚。XTAL2：片内PLL振荡器输出引脚；CLKOUT/IOPE0：该脚可作为时钟输出或通用IO脚；可用来输出CPU时钟或看门狗定时器时钟；由系统控制状态寄存器（SCSR1)中的位14决定。
