虫虫首页|资源下载|资源专辑|精品软件
登录|注册

同步数字体系

  • SDH&WDM同步数字体系设备与系统

    SDH&WDM同步数字体系设备与系统

    标签: SDH WDM 同步数字体系 设备

    上传时间: 2013-04-15

    上传用户:eeworm

  • SDH&WDM同步数字体系设备与系统-725页-17.3M.pdf

    专辑类-机床电器-自控相关专辑-56册-498M SDH&WDM同步数字体系设备与系统-725页-17.3M.pdf

    标签: 17.3 SDH 725 WDM

    上传时间: 2013-07-11

    上传用户:1079836864

  • gb14731-同步数字体系的比特率.rar

    gb14731-同步数字体系的比特率.rar

    标签: 14731 gb 同步数字体系

    上传时间: 2014-01-24

    上传用户:asasasas

  • SDH&WDM同步数字体系设备与系统 725页 17.3M.pdf

    机床电器,自控相关专辑 56册 498MSDH&WDM同步数字体系设备与系统 725页 17.3M.pdf

    标签:

    上传时间: 2014-05-05

    上传用户:时代将军

  • sdh同步数字传送体系 PDF

    sdh同步数字传送体系 PDF

    标签: sdh 数字 传送

    上传时间: 2013-06-18

    上传用户:eeworm

  • sdh同步数字传送体系,网络基础的东西

    sdh同步数字传送体系,网络基础的东西,不错的东西。

    标签: sdh 数字 传送 网络基础

    上传时间: 2014-01-21

    上传用户:hopy

  • sdh同步数字传送体系 1.1M PDF.rar

    网络及电脑相关专辑 114册 4.317Gsdh同步数字传送体系 1.1M PDF.rar

    标签:

    上传时间: 2014-05-05

    上传用户:时代将军

  • 基于FPGA的全同步数字频率计的设计.rar

    频率是电子技术领域内的一个基本参数,同时也是一个非常重要的参数。稳定的时钟在高性能电子系统中有着举足轻重的作用,直接决定系统性能的优劣。随着电子技术的发展,测频系统使用时钟的提高,测频技术有了相当大的发展,但不管是何种测频方法,±1个计数误差始终是限制测频精度进一步提高的一个重要因素。 本设计阐述了各种数字测频方法的优缺点。通过分析±1个计数误差的来源得出了一种新的测频方法:检测被测信号,时基信号的相位,当相位同步时开始计数,相位再次同步时停止计数,通过相位同步来消除计数误差,然后再通过运算得到实际频率的大小。根据M/T法的测频原理,已经出现了等精度的测频方法,但是还存在±1的计数误差。因此,本文根据等精度测频原理中闸门时间只与被测信号同步,而不与标准信号同步的缺点,通过分析已有等精度澳孽频方法所存在±1个计数误差的来源,采用了全同步的测频原理在FPGA器件上实现了全同步数字频率计。根据全同步数字频率计的测频原理方框图,采用VHDL语言,成功的编写出了设计程序,并在MAX+PLUS Ⅱ软件环境中,对编写的VHDL程序进行了仿真,得到了很好的效果。最后,又讨论了全同步频率计的硬件设计并给出了电路原理图和PCB图。对构成全同步数字频率计的每一个模块,给出了较详细的设计方法和完整的程序设计以及仿真结果。

    标签: FPGA 数字频率计

    上传时间: 2013-06-05

    上传用户:wys0120

  • 基于FPGA的全同步数字频率计的设计

    频率是电子技术领域内的一个基本参数,同时也是一个非常重要的参数。稳定的时钟在高性能电子系统中有着举足轻重的作用,直接决定系统性能的优劣。随着电子技术的发展,测频系统使用时钟的提高,测频技术有了相当大的发展,但不管是何种测频方法,±1个计数误差始终是限制测频精度进一步提高的一个重要因素。 本设计阐述了各种数字测频方法的优缺点。通过分析±1个计数误差的来源得出了一种新的测频方法:检测被测信号,时基信号的相位,当相位同步时开始计数,相位再次同步时停止计数,通过相位同步来消除计数误差,然后再通过运算得到实际频率的大小。根据M/T法的测频原理,已经出现了等精度的测频方法,但是还存在±1的计数误差。因此,本文根据等精度测频原理中闸门时间只与被测信号同步,而不与标准信号同步的缺点,通过分析已有等精度澳孽频方法所存在±1个计数误差的来源,采用了全同步的测频原理在FPGA器件上实现了全同步数字频率计。根据全同步数字频率计的测频原理方框图,采用VHDL语言,成功的编写出了设计程序,并在MAX+PLUS Ⅱ软件环境中,对编写的VHDL程序进行了仿真,得到了很好的效果。最后,又讨论了全同步频率计的硬件设计并给出了电路原理图和PCB图。对构成全同步数字频率计的每一个模块,给出了较详细的设计方法和完整的程序设计以及仿真结果。

    标签: FPGA 数字频率计

    上传时间: 2013-04-24

    上传用户:qqoqoqo

  • 光同步数字通信传输原理

    光同步数字通信传输原理

    标签: 光同步 传输 数字通信

    上传时间: 2013-11-23

    上传用户:cange111