虫虫首页|资源下载|资源专辑|精品软件
登录|注册

csa

  • this a book whicksoa xsdcsaok ac saa as c c dsa sa csa sas cdsa csa c sac sa csa csa sa dsa

    this a book whicksoa xsdcsaok ac saa as c c dsa sa csa sas cdsa csa c sac sa csa csa sa dsa

    标签: csa dsa sa whicksoa

    上传时间: 2014-01-16

    上传用户:zhengzg

  • csa() 加扰解扰算法(DVB-C中用到)。内有实现源码

    csa() 加扰解扰算法(DVB-C中用到)。内有实现源码

    标签: DVB-C csa 算法 源码

    上传时间: 2016-01-18

    上传用户:hoperingcong

  • 新型的浮点乘法器 用csa来实现可以用在浮点乘法器的地方

    新型的浮点乘法器 用csa来实现可以用在浮点乘法器的地方

    标签: csa 浮点 乘法器

    上传时间: 2016-12-27

    上传用户:wff

  • 该算法为基于克隆选择原理的人工免疫算法。csa算法对一些函数求极值

    该算法为基于克隆选择原理的人工免疫算法。csa算法对一些函数求极值,可比较各自的特点。

    标签: 算法 csa 克隆 人工免疫

    上传时间: 2017-02-20

    上传用户:wpt

  • MAC-4bit verilog source code with csa style

    MAC-4bit verilog source code with csa style

    标签: verilog source style code

    上传时间: 2014-01-13

    上传用户:小码农lz

  • 基于FPGA的通用加扰算法(csa)的设计和实现.rar

    随着数字视频广播的发展,观众将会面对越来越多综合或专门频道的选择,欣赏到更高品质,更多服务的节目。而广播业者则要为这些节目的版权购买,制作而承受更高的成本,单纯的广告收入已经不够。要求对用户收取一定的收视费用,而另一方面,调查也显示用户是愿意预付一定费用以获得更好服务的。条件接受系统(Conditional Access system)就是为了商业目的而对某些广播服务实施接入控制,决定一个数字接受设备能否将特定的广播节目展现给最终用户的系统。CA技术要求既能使用户自由选择收看节目又能保护广播业者的利益,确算只有已支付了或即将支付费用的用户才能收看到所选的电视节目。在数字电视领域中,CA系统无疑将成为发展新服务的必需条件。但是在不同的运营商可能会使用不同的CA系统,在不同的CA系统之间进行互操作所必需共同遵守的最基本条件是:通用的加扰算法。每个用户接收设备中应集成相应的解扰模块。在我国国家标准--数字电视条件接收系统GY/Z 175-2001的附录H中有详细的描述。 FPGA是英文Field Programmable Gate Array的缩写,即现场可编程门阵列,它是在PAL、GAL、EPLD等可编程器件的基础上进一步发展的产物。它是作为专用集成电路(ASIC)领域中的一种半定制电路而出现的,既解决了定制电路的不足,又克服了原有可编程器件门电路数有限的缺点。可以说,FPGA芯片是小批量系统提高系统集成度、可靠性的最佳选择之一。 首先本文简要介绍CA系统的目的和组成,FPGA的结构和原理,优势。然后介绍了利用FPGA来实现CA系统主要组成部分即加扰的原理和步骤,分析算法,划分逻辑结构,软件仿真,划分硬件模块,硬件性能分析,验证平台构建,硬件实现等。 然后对以上各个部分做详细的阐述。同时为了指导FPGA设计,给出了FPGA的结构和原理与FPGA设计的基本原则、设计的基本技巧、设计的基本流程; 最后给出了该加扰系统的测试与验证方法以及验证和测试结果。

    标签: FPGA csa 算法

    上传时间: 2013-06-21

    上传用户:chongchong2016

  • 基于DSPFPGA的数字电视条件接收系统

    这篇论文以数字电视条件接收系统为研究对象,系统硬件设计以DSP和FPGA为实现平台,采用以DSP实现其加密算法、以FPGA实现其外围电路,对数字电视条件接收系统进行设计。首先根据数字电视条件接收系统的原理及其软硬分离的发展趋势,提出采用 DSP+FPGA结构的设计方式,将ECC与AES加密算法应用于SK与CW的加密;根据其原理对系统进行总体设计,同时对系统各部分的硬件原理图进行详细设计,并进行 PCB设计。其次采用从上而下的设计方式,对FPGA实现的逻辑功能划分为各个功能模块,然后再对各个模块进行设计、仿真。采用Quartus Ⅱ7.2软件对FPGA实现的逻辑功能进行设计、仿真。仿真结果表明:基于通用加扰算法(csa)的加扰器模块,满足TS流加扰要求;块加密模块的最高时钟频率达到229.89MHz,流加密模块的最高时钟频率达到331.27MHz,对于实际的码流来说,具有比较大的时序裕量;DSP接口模块满足 ADSP BF-535的读写时序;包处理模块实现对加密后数据的包处理。最后对条件接收系统中加密算法程序采用结构化、模块化的编程方式进行设计。 ECC设计时采用C语言与汇编语言混合编程,充分利用两种编程语言的优势。将ECC 与AES加密算法在VisualDSP++3.0开发环境下进行验证,并下载至ADSP BF-535评估板上运行。输出结果表明:有限域运算汇编语言编程的实现方式,其运行速度明显提高, 192位加法提高380个时钟周期,32位乘法提高92个时钟周期;ECC与AES达到加密要求。上述工作对数字电视条件接收系统的设计具有实际的应用价值。关键词:条件接收,DSP,FPGA,ECC,AEs

    标签: DSPFPGA 数字电视 条件接收系统

    上传时间: 2013-07-03

    上传用户:www240697738

  • S8VS开关电源(15/30/60/90/120/180/2

    安装自由的小型·薄型电源。为控制盘的小型化作出贡献• 宽22.5mm×高85mm×进深.96.5mm的小型 ·薄型尺寸。•3种安装方向。 (标准、 水平、 向上)• 面板可直接并列安装。• 安全标准  :通过了UL508/60950-1/1604、 csa C22.2 No.14/60950-1/213、EN50178(=VDE0160)、 EN60950-1(=VDE0805)。

    标签: S8VS 120 180 15

    上传时间: 2014-01-23

    上传用户:wwwe

  • S8JX开关电源(35/50/100/150-W型)

    符合全球标准的小巧电源•35~150 W容量支持5 V, 12 V和24 V输出电压(100 W, 150 W: 仅24 V型)• 支持DIN导轨安装• 安全标准  :  UL 508/60950-1, EN 60950-1csa C22.2 No. 60950-1

    标签: S8JX 100 150 35

    上传时间: 2014-04-17

    上传用户:fklinran

  • H3CA固态定时器

    •经过时间显示窗口大,看起来容易。•采用AC24~240V/DC12~240V的自由电源方式。且DC规格无需指定极性。•可以通过动作功能切换开关选择8个动作功能。•通过时间设定开关和时间单位开关的组合操作,实现0.1秒~9990小时的多个时间规格。•装备各种外部信号输入功能。可以和各种无接点设备连接。•通过UL、csa标准。符合EMC标准(EN61812-1)、对应CE标记。

    标签: H3CA 定时器

    上传时间: 2013-11-12

    上传用户:781354052