虫虫首页| 资源下载| 资源专辑| 精品软件
登录| 注册

视频实时解码器

  • 视频DVD解码器驱动 软件简介:视频DVD解码器驱动。

    视频DVD解码器驱动 软件简介:视频DVD解码器驱动。

    标签: DVD 视频 解码器 驱动

    上传时间: 2015-04-17

    上传用户:康郎

  • AVS视频编解码器 能实现视频图像的高效率压缩 能在VC上高速运行

    AVS视频编解码器 能实现视频图像的高效率压缩 能在VC上高速运行

    标签: AVS 视频编解码器 视频图像 高效率

    上传时间: 2016-07-28

    上传用户:fandeshun

  • MPEG2视频编解码程序

    ·详细说明:MPEG2视频编解码程序-mpeg2 video frequency arranges the decoding procedure 文件列表:   mpeg2视频编解码器   .................\bin   .................\...\emu387   .................\...\mpeg2dec.

    标签: MPEG2 视频编解码 程序

    上传时间: 2013-06-06

    上传用户:adamszq

  • in 目录下是已编译成功的编解码器程序以及相应说明ldecod 目录下是H.264视频解码器程序代码。lencod 目录下是H.264视频编码器程序代码。 tpdump 目录下是H.264实时传输协

    \bin 目录下是已编译成功的编解码器程序以及相应说明\ldecod 目录下是H.264视频解码器程序代码。\lencod 目录下是H.264视频编码器程序代码。\rtpdump 目录下是H.264实时传输协议应用的一个简单例子程序。

    标签: 264 ldecod lencod tpdump

    上传时间: 2014-01-07

    上传用户:ywqaxiwang

  • MPEG2视频解码器的FPGA设计.rar

    MPEG-2是MPEG组织在1994年为了高级工业标准的图象质量以及更高的传输率所提出的视频编码标准,其优秀性使之成为过去十年应用最为广泛的标准,也是未来十年影响力最为广泛的标准之一。 本文以MPEG-2视频标准为研究内容,建立系统级设计方案,设计FPGA原型芯片,并在FPGA系统中验证视频解码芯片的功能。最后在0.18微米工艺下实现ASIC的前端设计。完成的主要工作包括以下几个方面: 1.完成解码系统的体系结构的设计,采用了自顶而下的设计方法,实现系统的功能单元的划分;根据其视频解码的特点,确定解码器的控制方式;把视频数据分文帧内数据和帧间数据,实现两种数据的并行解码。 2.实现了具体模块的设计:根据本文研究的要求,在比特流格式器模块设计中提出了特有的解码方式;在可变长模块中的变长数据解码采用组合逻辑外加查找表的方式实现,大大减少了变长数据解码的时间;IQ、IDCT模块采用流水的设计方法,减少数据计算的时间:运动补偿模块,针对模块数据运算量大和访问帧存储器频繁的特点,采用四个插值单元同时处理,增加像素缓冲器,充分利用并行性结构等方法来加快运动补偿速度。 3.根据视频解码的参考软件,通过解码系统的仿真结果和软件结果的比较来验证模块的功能正确性。最后用FPGA开发板实现了解码系统的原型芯片验证,取得了良好的解码效果。 整个设计采用Verilog HDL语言描述,通过了现场可编程门阵列(FPGA)的原型验证,并采用SIMC0.18μm工艺单元库完成了该电路的逻辑综合。经过实际视频码流测试,本文设计可以达到MPEG-2视频主类主级的实时解码的技术要求。

    标签: MPEG2 FPGA 视频解码器

    上传时间: 2013-07-27

    上传用户:ice_qi

  • 并行AVS实时编解码器设计与实现 介绍了一种并行AVS实时编码器的设计

    并行AVS实时编解码器设计与实现 介绍了一种并行AVS实时编码器的设计,它包括音视频数据输入、音视频编码、传输流系统复用器、输出和控制部分,其 中重点介绍了视频编码器和传输流系统复用器的设计和实现。实验结果证明,实现标清AVS实时编码器是可行的。

    标签: AVS 并行 编解码器 编码器

    上传时间: 2015-11-27

    上传用户:qweqweqwe

  • 图象压缩系统中熵编解码器的FPGA设计及实现

    随着移动终端、多媒体、Internet网络、通信,图像扫描技术的发展,以及人们对图象分辨率,质量要求的不断提高,用软件压缩难以达到实时性要求,而且会带来因传输大量原始图象数据带来的带宽要求,因此采用硬件实现图象压缩已成为一种必然趋势。而熵编码单元作为图像变换,量化后的处理环节,是图像压缩中必不可少的部分。研究熵编解码器的硬件实现,具有广阔的应用背景。本文以星载视频图像压缩的硬件实现项目为背景,对熵编码器和解码器的硬件实现进行探讨,给出了并行熵编码和解码器的实现方案。熵编解码器中的难点是huffman编解码器的实现。在设计并行huffman编码方案时通过改善Huffman编码器中变长码流向定长码流转换时的控制逻辑,避免了因数据处理不及时造成数据丢失的可能性,从而保证了编码的正确性。而在实现并行的huffman解码器时,解码算法充分利用了规则化码书带来的码字的单调性,及在特定长度码字集内码字变化的连续性,将并行解码由模式匹配转换为算术运算,提高了存储器的利用率、系统的解码效率和速度。在实现并行huffman编码的基础上,结合针对DC子带的预测编码,针对直流子带的游程编码,能够对图像压缩系统中经过DWT变换,量化,扫描后的数据进行正确的编码。同时,在并行huffman解码基础上的熵解码器也可以解码出正确的数据提供给解码系统的后续反量化模块,进一步处理。在本文介绍的设计方案中,按照自顶向下的设计方法,对星载图像压缩系统中的熵编解码器进行分析,进而进行逻辑功能分割及模块划分,然后分别实现各子模块,并最终完成整个系统。在设计过程中,用高级硬件描述语言verilogHDL进行RTL级描述。利用了Altera公司的QuartusII开发平台进行设计输入、编译、仿真,同时还采用modelsim仿真工具和symplicity的综合工具,验证了设计的正确性。通过系统波形仿真和下板验证熵编码器最高频率可以达到127M,在62.5M的情况下工作正常。而熵解码器也可正常工作在62.5M,吞吐量可达到2500Mbps,也能满足性能要求。仿真验证的结果表明:设计能够满足性能要求,并具有一定的使用价值。

    标签: FPGA 图象压缩

    上传时间: 2013-05-19

    上传用户:吴之波123

  • 基于H.264的无线传输差错控制及解码器的ARM实现

    信息化社会的到来以及IP技术的兴起,正深刻的改变着电信网络的面貌以及未来技术发展的走向。无线通信技术的发展为实现数字化社区提供了有力的保证。而视频通信则成为多媒体业务的核心。如何在环境恶劣的无线环境中,实时传输高质量的视频面临着巨大的挑战,因此这也成为人们的研究热点。 对于无线移动信道来说,网络的可用带宽是有限的。由于多径、衰落、时延扩展、噪声影响和信道干扰等原因,无线移动通信不仅具有带宽波动的特点,而且信道误码率高,经常会出现连续的、突发性的传输错误。无线信道可用带宽与传输速率的时变特性,使得传输的可靠性大为降低。 视频播放具有严格的实时性要求,这就要求网络为视频的传输提供足够的带宽.有保障的延时和误码率。为了获得可接受的重建视频质量,视频传输至少需要28Kbps左右的带宽。而且视频传输对时延非常敏感。然而无线移动网络却无法提供可靠的服务质量。 基于无线视频通信面临的挑战,本文在对新一代视频编码国际标准H.264/AVC研究的基础上,主要在提高其编码效率和H.264的无线传输抗误码性能,以及如何在嵌入式环境下实现H.264解码器进行了研究。 结合低码率和帧内刷新,提出一种针对感兴趣区的可变帧内刷新方法。实验表明该方法可以使用较少的码率对感兴趣区域进行更好的错误控制,以提高区域图像质量,同时能根据感兴趣区及信道的状况自动调整宏块刷新数量,充分利用有限的码率。 为了有效的平衡编码效率和抗误码能力的之间的矛盾,笔者提出了一种自适应FMO(Flexible Macroblock Order)编码方法,可根据图像的复杂度自适应地选择编码所需的FMO模式。仿真结果表明这种FMO编码方式完全可行,且在运动复杂度频繁变化时效果更加明显,完全可应用在环境恶劣的无线信道中。 在对嵌入式PXA270硬件结构和X264研究的基础上,基本实现了基于H.264的嵌入式解码,在PXA270基础上进行环境的配置,定制WirtCE操作系统,并编译、产生开发所用的SDK和下载内核到目标机。利用开发工具EVC实现在PC机上的实时开发和在线仿真调试,最终实现了对无差错H.264码流实时解码。

    标签: 264 ARM 无线传输 差错控制

    上传时间: 2013-06-18

    上传用户:也一样请求

  • 一种简单高效的MPEG-2 MP@HL视频解码器

    本文基于数据驱动原理提出并用 FPGA 实现了MPEG-2 MP@HL 的视频解码器。该解码器中的各个模块具有高内聚,低耦合的特点。只要各个模块符合数据驱动的工作方式,模块就能自我正常工作。由

    标签: MPEG 视频解码器

    上传时间: 2013-06-19

    上传用户:y562413679

  • 高效的CABAC解码器设计及FPGA实现

    H.264/AVC是ITU与ISO/IEC(International Standard Organization/Intemational Electrotechnical Commission国际标准化组织/国际电工委员会)联合推出的活动图像编码标准。作为最新的国际视频编码标准,H.264/AVC与MPEG-4、H.263等视频编码标准相比,性能有了很大提高,并已在流媒体、数字电视、电话会议、视频存储等诸多领域得到广泛的应用。基于上下文的自适应二进制算术编码(Conrext-based Adaptive Binary Arithmetic Coding,CABAC)是H.264/AVC的两个熵编码方案之一,相对于另一熵编码方案-CAVLC(基于上下文的自适应可变长编码),CABAC具有更高的数据压缩率:在同等编码质量下要比CAVLC提高10%~15%的压缩率。CABAC能实现很高的数据压缩率,但这是以增加实现的复杂性为代价的。在已有的硬件实现方法上,CABAC的解码效率并不高。 论文在深入研究CABAC解码算法及其实现流程,并在仔细分析了H.264/AVC码流结构的基础上,总结出了影响CABAC解码效率的各个环节,并以此为出发点,对CABAC解码所需中的各个功能模块进行了优化设计,设计出一种新的CABAC解码器结构,相对于一般的CABAC解码器,它的解码效率得到了显著提高。论文针对影响CABAC解码过程的"瓶颈"问题一多次访问存储部件影响解码速率,提出了新的存储组织方式,并根据CABAC的码流结构特性,采用4个子解码器级联的方式来进一步提高解码速率。 最后,用Verilog语言对所设计的CABAC解码器进行了描述,用EDA软件对其进行了仿真,并在FPGA上验证了其功能,结果显示,该CABAC解码器结构显著提高了解码效率,能够满足高档次实时通讯的要求。

    标签: CABAC FPGA 解码器

    上传时间: 2013-07-03

    上传用户:huazi