随着纠错编码理论研究的不断深入,纠错码的实际应用越来越广泛。卷积码作为其中重要的一种,已被大多数通信系统所采用。(2,1,7)卷积码是一种短约束长度最佳码,编、译码器易于实现,且具有较强的纠错能力。 本文研究了IEEE 802.11协议中(2,1,7)卷积码编码、交织解交织及其软判决高速Viterbi译码的实现问题。 首先介绍了IEEE 802.11无线局域网标准及规范,然后介绍了信道编解码中卷积码编码及Viterbi译码算法和FPGA 设计方法,接着通过对(2,1,7)卷积码特点的具体分析,吸取目前Viterbi译码算法和交织解交织算法的优点,采取一系列的改进措施,基于FPGA实现了IEEE 802.11信道编解码及交织和解交织系统。这些改进措施包括采用并行FIFO、改进的ACS 单元、流水式块处理结构、改进的SMDO方法、双重交织策略,使得在同样时钟速率下,系统的性能大幅度提高。最后将程序下载到Altera公司的Cyclone 系列的FPGA(型号EP1C6Q240C8)器件上进测试,并对测试结果作了简单分析。
上传时间: 2013-05-25
上传用户:00.00
本文主要研究了数字声音广播系统(DAB)内交织器与解交织器的算法及硬件实现方法。时间交织器与解交织器的硬件实现可以有几种实现方案,本文对其性能进行了分析比较,选择了一种工程中实用的设计方案进行设计,并将设计结果以FPGA设计验证。时间解交织器的交织速度、电路面积、占用内存、是设计中主要因素,文中采用了单口SRAM实现,减少了对存储器的使用,利用lC设计的优化设计方法来改善电路的面积。硬件实现是采用工业EDA标准Top-to-Down设计思想来设计时间解交织,使用verilogHDL硬件描述语言来描述解交织器,用Cadence Nc-verilog进行仿真,Debussy进行debug,在Altera公司的FPGA开发板上进行测试,然后用ASIC实现。测试结果证明:时间解交织器的输出正确,实现速度较快,占用面积较小。
上传时间: 2013-04-24
上传用户:梧桐
实现一个用于CDMA2000系统的短帧交织器,计算比较了12*16,13*15,14*14三种交织形式的性能!
上传时间: 2013-08-22
上传用户:zchpr@163.com
一个交织器的源代码 留言:站长,我上载的代码如果有解压后不识别的文件类型,请保存为rar即可打开!
上传时间: 2015-02-11
上传用户:xz85592677
交织编码技术的详细说明
标签: 编码技术
上传时间: 2014-01-10
上传用户:ccclll
块交织的verilog代码
上传时间: 2014-01-10
上传用户:AbuGe
用于WCDMA的交织编解码部分,是实用的WCDMA系统的交织程序。
上传时间: 2014-01-12
上传用户:a6697238
OFDM中的关于交织器的个人设计的MATLAB的算法,比较经典的 !
上传时间: 2013-12-23
上传用户:王小奇
交织编码是一种信道改造技术,它通过信号设计将一个原来属于突发差错的有记忆信道改造为基本上是独立差错的随机无记忆信道。交织编码作为克服衰落信道中突发性干扰的有效方法,通常和其它用于纠正无记忆独立差错的信道编码相结合构成级联码,广泛应用于当代移动通信。
上传时间: 2014-01-09
上传用户:zhoujunzhen
该源代码运行于89c51系列单片机上,可从输入FLEX二进制码流中解交织,处理CRC纠错,并最终解码出有效ASCII码数据.
上传时间: 2015-06-27
上传用户:comua