用汇编写的串并转换程序，在masm 下调试
上传时间： 2015-05-01
上传用户：klin3139
串并转换程序，由串行输出转换为4位的并行输出
上传时间： 2016-09-20
上传用户：zhouli
本文分别以GPI0口直接连接、串并转换连接、CPLD分部连接三种方法阐述了无外部总线的Philips ARM微控制器LPC2l0X与点阵图形液晶显示器的接口设计,并给出了硬件电路框图和主要程序。
上传时间： 2014-01-22
上传用户：爺的气质
QPSK详细的调制解调程序。包括串并转换，判决等等。
上传时间： 2015-11-27
上传用户：wff
shangjiao6.m为主程序；pcode.m为产生伪码的子程序；bu.m为进行补0的子程序（为了使得进行FFT和IFFT的点数满足2的N次方个） c_b.m为数据进行串并转换的子程序。
上传时间： 2015-12-15
上传用户：GHF
使用AVR的云台控制器程序,通过串口和PC机通讯实现在监控电脑上控制摄像机云台.通过SPI口进行串并转换实现单片机IO扩展.
上传时间： 2014-01-26
上传用户：comua
用matlab程序模拟实现cdma系统的整个过程。包括并串、串并转换，m序列的产生，直接扩频、解扩，qpsk的调制解调，载波调制解调等。
上传时间： 2016-12-14
上传用户：stvnash
单片机显示程序 采用键盘输入 定时器中断 串并转换 功能强大 有电路原理图 和源码
上传时间： 2013-12-10
上传用户：cursor
高速串并转换器的设计是FPGA 设计的一个重要方面,传统设计方法由于采用FPGA 的内部逻辑资源来实现,从而限制了串并转换的速度。该研究以网络交换调度系统的FGPA 验证平台中多路高速串并转换器的设计为例,详细阐述了1 :8DDR 模式下高速串并转换器的设计方法和16 路1 :8 串并转换器的实现。结果表明,采用Xilinx Virtex24 的ISERDES 设计的多路串并转换器可以实现800 Mbit/ s 输入信号的串并转换,并且减少了设计复杂度,缩短了开发周期,能满足设计要求。关键词:串并转换;现场可编程逻辑阵列;Xilinx ; ISERDES
上传时间： 2013-11-03
上传用户：王小奇
高速串并转换器的设计是FPGA 设计的一个重要方面,传统设计方法由于采用FPGA 的内部逻辑资源来实现,从而限制了串并转换的速度。该研究以网络交换调度系统的FGPA 验证平台中多路高速串并转换器的设计为例,详细阐述了1 :8DDR 模式下高速串并转换器的设计方法和16 路1 :8 串并转换器的实现。结果表明,采用Xilinx Virtex24 的ISERDES 设计的多路串并转换器可以实现800 Mbit/ s 输入信号的串并转换,并且减少了设计复杂度,缩短了开发周期,能满足设计要求。关键词:串并转换;现场可编程逻辑阵列;Xilinx ; ISERDES
上传时间： 2013-11-17
上传用户：hxy200501
