Express Mode uses an 8-bit wide bus path for fast configuration of Xilinx FPGAs. Thisapplication note provides information on how to perform Express configuration specifically forthe Spartan™-xl family. The Express mode signals and their associated timing are defined.The steps of Express configuration are described in detail, followed by detailed instructions thatshow how to implement the configuration circui
标签： Spartan-xl Express XAPP FPGA
上传时间： 2014-12-28
上传用户：hewenzhi
Express Mode uses an 8-bit wide bus path for fast configuration of Xilinx FPGAs. Thisapplication note provides information on how to perform Express configuration specifically forthe Spartan™-xl family. The Express mode signals and their associated timing are defined.The steps of Express configuration are described in detail, followed by detailed instructions thatshow how to implement the configuration circui
标签： Spartan-xl Express XAPP FPGA
上传时间： 2015-01-02
上传用户：nanxia
xl系列单片机实验仪演示程序 1602 液晶万年历（汇编语言）
上传时间： 2015-08-22
上传用户：小眼睛LSL
xl系列单片机实验仪演示程序 LCD1602显示 步进电机控制器速度方向圈数可调 LCD1602显示 步进电机控制器速度方向圈数可调 K1－启动与停止步进电机运行 K2－设定步进电机运行圈数 （1-20圈） K3－设定步进电机转动方向 K4－设定步进电机运行速度 步进电机的转速控制分16档，数字越小，转速越快。 7.5度步进电机；周期7.5×4=30度，电机转动一圈需12个周期 资源：p1.0-p1.3接反向器74ls14，输出后接步进电机 p3.7接小喇叭提供按键音, p1.4-p1.7接端口按键：lcd1602插入实验仪
上传时间： 2014-01-15
上传用户：牛布牛
xl系列单片机实验仪演示程序 LCD1602 移动显示。 显示方式： 1、LCD第一行显示： ilove 8051 mcu ，LCD第二行显示：13714407535； 2、先将两行字符写入DDRAM中，然后从右至左逐字移出显示。 3、在指定位置停留1.6秒后，闪烁2次，清屏。 4、反复循环上述显示方式。
上传时间： 2013-12-23
上传用户：363186
xl系列单片机实验仪演示程序 DS18B20温度控制数码管 。 DS18B20温度控制数码管显示 ： 1、K3 → 进入设定温度报警值 TL 状态: L－－20 2、K3 → 进入设定温度报警值 TH 状态: H－－28 3、K3 → 返回 4、设定过程： K1 →加键 （UP）， K2 →减键 （DOWN），可快速调。
上传时间： 2013-12-11
上传用户：Altman
标题: xl系列单片机实验仪演示程序PWM 控制 LED 灯渐亮渐灭程序 * * 文件: xlledkz.asm * * 日期: 2006-1-5 *
上传时间： 2017-02-04
上传用户：hongmo
现场可编程门阵列(FPGA)的发展已经有二十多年，从最初的1200门发展到了目前数百万门至上千万门的单片FPGA芯片。现在，FPGA已广泛地应用于通信、消费类电子和车用电子类等领域，但国内市场基本上是国外品牌的天下。 在高密度FPGA中，芯片上时钟分布质量变的越来越重要，时钟延迟和时钟偏差已成为影响系统性能的重要因素。目前，为了消除FPGA芯片内的时钟延迟，减小时钟偏差，主要有利用延时锁相环(DLL)和锁相环(PLL)两种方法，而其各自又分为数字设计和模拟设计。虽然用模拟的方法实现的DLL所占用的芯片面积更小，输出时钟的精度更高，但从功耗、锁定时间、设计难易程度以及可复用性等多方面考虑，我们更愿意采用数字的方法来实现。 本论文是以Xilinx公司Virtex-E系列FPGA为研究基础，对全数字延时锁相环(DLL)电路进行分析研究和设计，在此基础上设计出具有自主知识产权的模块电路。 本文作者在一年多的时间里，从对电路整体功能分析、逻辑电路设计、晶体管级电路设计和仿真以及最后对设计好的电路仿真分析、电路的优化等做了大量的工作，通过比较DLL与PLL、数字DLL与模拟DLL，深入的分析了全数字DLL模块电路组成结构和工作原理，设计出了符合指标要求的全数字DLL模块电路，为开发自我知识产权的FPGA奠定了坚实的基础。 本文先简要介绍FPGA及其时钟管理技术的发展，然后深入分析对比了DLL和PLL两种时钟管理方法的优劣。接着详细论述了DLL模块及各部分电路的工作原理和电路的设计考虑，给出了全数字DLL整体架构设计。最后对DLL整体电路进行整体仿真分析，验证电路功能，得出应用参数。在设计中，用Verilog-xl对部分电路进行数字仿真，Spectre对进行部分电路的模拟仿真，而电路的整体仿真工具是HSIM。 本设计采用TSMC0.18μmCMOS工艺库建模，设计出的DLL工作频率范围从25MHz到400MHz，工作电压为1.8V，工作温度为-55℃～125℃，最大抖动时间为28ps，在输入100MHz时钟时的功耗为200MW，达到了国外同类产品的相应指标。最后完成了输出电路设计，可以实现时钟占空比调节，2倍频，以及1.5、2、2.5、3、4、5、8、16时钟分频等时钟频率合成功能。
上传时间： 2013-06-10
上传用户：yd19890720
可配置端口电路是FPGA芯片与外围电路连接关键的枢纽，它有诸多功能：芯片与芯片在数据上的传递(包括对输入信号的采集和输出信号输出)，电压之间的转换，对外围芯片的驱动，完成对芯片的测试功能以及对芯片电路保护等。 本文采用了自顶向下和自下向上的设计方法，依据可配置端口电路能实现的功能和工作原理，运用Cadence的设计软件，结合华润上华0.5μm的工艺库，设计了一款性能、时序、功耗在整体上不亚于xilinx4006e[8]的端口电路。主要研究以下几个方面的内容： 1.基于端口电路信号寄存器的采集和输出方式，本论文设计的端口电路可以通过配置将它设置成单沿或者双沿的触发方式[7]，并完成了Verilog xl和Hspiee的功能和时序仿真，且建立时间小于5ns和保持时间在0ns左右。和xilinx4006e[8]相比较满足设计的要求。 2.基于TAP Controller的工作原理及它对16种状态机转换的控制，对16种状态机的转换完成了行为级描述和实现了捕获、移位、输出、更新等主要功能仿真。 3.基于边界扫描电路是对触发器级联的构架这一特点，设计了一款边界扫描电路，并运用Verilog xl和Hspiee对它进行了功能和时序的仿真。达到对芯片电路测试设计的要求。 4.对于端口电路来讲，有时需要将从CLB中的输出数据实现异或、同或、与以及或的功能，为此本文采用二次函数输出的电路结构来实现以上的功能，并运用Verilog xl和Hspiee对它进行了功能和时序的仿真。满足设计要求。 5.对于0.5μm的工艺而言，输入端口的电压通常是3.3V和5V，为此根据设置不同的上、下MOS管尺寸来调整电路的中点电压，将端口电路设计成3.3V和5V兼容的电路，通过仿真性能上已完全达到这一要求。此外，在输入端口处加上扩散电阻R和电容C组成噪声滤波电路，这个电路能有效地抑制加到输入端上的白噪声型噪声电压[2]。 6.在噪声和延时不影响电路正常工作的范围内，具有三态控制和驱动大负载的功能。通过对管子尺寸的大小设置和驱动大小的仿真表明：在实现TTL高电平输出时，最大的驱动电流达到170mA，而对应的xilinx4006e的TTL高电平最大驱动电流为140mA[8]；同样，在实现CMOS高电平最大驱动电流达到200mA,而xilinx4006e的CMOS驱动电流达到170[8]mA。 7.与xilinx4006e端口电路相比，在延时和面积以及功耗略大的情况下，本论文研究设计的端口电路增加了双沿触发、将输出数据实现二次函数的输出方式、通过添加译码器将配置端口的数目减少的新的功能，且驱动能力更加强大。
上传时间： 2013-07-20
上传用户：顶得柱
大多数现在的PCL打印机驱动程序都是将需要打印的文件(包括图形或者文本)处理成JPEG文件发送到打印机进行打印，因为这样一方面可以减少发送给打印机的数据量，一方面可以极大的简化驱动程序的开发。而在打印机内部，这些JPEG文件又被解码成BMP文件进行进一步的处理。采用这种方式工作的打印机JPEG解码的工作占据了其CPU时间的一半以上，所以JPEG文件解码引擎是打印机的核心之一，提高JPEG的解码速度对于提高打印机的处理能力至关重要。 同时，JPEG文件解码工作是一个计算密集型的作业，主要有两个办法提高它的速度：一个是设计更高效的算法，一个是采用性能更加强劲的CPU设备。在单核CPU的嵌入式环境中，JPEG编解码速度已经几乎到了极限，难有提升的空间，然而近两年多核嵌入式芯片的出现，为大幅度提升它的性能提供了可能。 本文基于嵌入式的Linux平台，采用ARM11 MPCore4核处理器，针对PCL，xl打印机控制语言的JPEG文件解码设计和实现了一个高速引擎，主要内容为： 分析和解码PCL，xl文件，提取出其中的JPEG文件。 对JPEG文件实现并行化解码，在多个处理器核上并行处理，并针对多核处理器构架进行内存读取等方面的优化。 针对多核处理器的特点和优势，设计和实现多线程调度算法。 总结和提取数据，分析多核处理器相对于单核处理器的性能提升。 另外，为便于读者理解，文中简要介绍了ARM(SIMD)指令集，嵌入式汇编以及与硬件相关的一些概念。
上传时间： 2013-06-16
上传用户：scorpion
