Xilinx-FPGA-Matlab-<b>Simulate</b>

Xilinx FPGA 培训讲义

这是最新的Xilinx 公司的FPGA培训讲义，对于初学者以及想要更好了解XilinxFPGA的同学很有帮助

标签： Xilinx FPGA 培训讲义

上传时间： 2014-01-13

上传用户：chenlong
全新赛灵思（Xilinx）FPGA 7系列芯片精彩剖析

全新赛灵思（Xilinx）FPGA 7系列芯片精彩剖析:赛灵思的最新7系列FPGA芯片包括3个子系列，Artix-7、 Kintex-7和Virtex-7。在介绍芯片之前，先看看三个子系列芯片的介绍表，如下表1所示：　　表1 全新Xilinx FPGA 7系列子系列介绍表　　(1) Artix-7 FPGA系列——业界最低功耗和最低成本　　通过表1我们不难得出以下结论：与上一代 FPGA相比，其功耗降低了50%，成本削减了35%，性能提高30%，占用面积缩减了50%，赛灵思FPGA芯片在升级中，功耗和性能平衡得非常好。

标签： Xilinx FPGA 赛灵思系列芯片

上传时间： 2013-12-20

上传用户：dongbaobao
Xilinx FPGA设计实例介绍

　　电子发烧友网：针对目前电子发烧友网举办的“玩转FPGA：iPad2，赛灵思开发板等你拿”，小编在电话回访过程中留意到有很多参赛选手对Xilinx 公司的FPGA及其设计流程不是很熟悉，所以特意在此整理了一些相关知识，希望对大家有所帮助。当然也希望Xilinx FPGA爱好者能跟我们一起来探讨学习！　　本文主要帮助大家熟悉利用ISE进行Xilinx 公司FPGA 代码开发的基本流程。主要是帮助初学者了解和初步掌握 ISE 的使用，不需要 FPGA 的开发基础，所以对每个步骤并不进行深入的讨论。图实例显示成果图

标签： Xilinx FPGA 设计实例

上传时间： 2013-10-16

上传用户：脚趾头
基于Xilinx FPGA的双输出DC/DC转换器解决方案

Xilinx FPGAs require at least two power supplies: VCCINTfor core circuitry and VCCO for I/O interface. For the latestXilinx FPGAs, including Virtex-II Pro, Virtex-II and Spartan-3, a third auxiliary supply, VCCAUX may be needed. Inmost cases, VCCAUX can share a power supply with VCCO.The core voltages, VCCINT, for most Xilinx FPGAs, rangefrom 1.2V to 2.5V. Some mature products have 3V, 3.3Vor 5V core voltages. Table 1 shows the core voltagerequirement for most of the FPGA device families. TypicalI/O voltages (VCCO) vary from 1.2V to 3.3V. The auxiliaryvoltage VCCAUX is 2.5V for Virtex-II Pro and Spartan-3, andis 3.3V for Virtex-II.

标签： Xilinx FPGA DC 输出

上传时间： 2013-10-22

上传用户：aeiouetla
Xilinx FPGA全局时钟资源的使用方法

目前，大型设计一般推荐使用同步时序电路。同步时序电路基于时钟触发沿设计，对时钟的周期、占空比、延时和抖动提出了更高的要求。为了满足同步时序设计的要求，一般在FPGA设计中采用全局时钟资源驱动设计的主时钟，以达到最低的时钟抖动和延迟。 FPGA全局时钟资源一般使用全铜层工艺实现，并设计了专用时钟缓冲与驱动结构，从而使全局时钟到达芯片内部的所有可配置单元(CLB)、I/O单元 (IOB)和选择性块RAM(Block Select RAM)的时延和抖动都为最小。为了适应复杂设计的需要，Xilinx的FPGA中集成的专用时钟资源与数字延迟锁相环(DLL)的数目不断增加，最新的 Virtex II器件最多可以提供16个全局时钟输入端口和8个数字时钟管理模块(DCM)。与全局时钟资源相关的原语常用的与全局时钟资源相关的Xilinx器件原语包括：IBUFG、IBUFGDS、BUFG、BUFGP、BUFGCE、 BUFGMUX、BUFGDLL和DCM等，如图1所示。

标签： Xilinx FPGA 全局时钟资源

上传时间： 2013-11-20

上传用户：563686540
采用高速串行收发器Rocket I/O实现数据率为2.5 G

摘要: 串行传输技术具有更高的传输速率和更低的设计成本, 已成为业界首选, 被广泛应用于高速通信领域。提出了一种新的高速串行传输接口的设计方案, 改进了Aurora 协议数据帧格式定义的弊端, 并采用高速串行收发器Rocket I/O, 实现数据率为2.5 Gbps的高速串行传输。关键词: 高速串行传输; Rocket I/O; Aurora 协议为促使FPGA 芯片与串行传输技术更好地结合以满足市场需求, Xilinx 公司适时推出了内嵌高速串行收发器RocketI/O 的Virtex II Pro 系列FPGA 和可升级的小型链路层协议———Aurora 协议。Rocket I/O支持从622 Mbps 至3.125 Gbps的全双工传输速率, 还具有8 B/10 B 编解码、时钟生成及恢复等功能, 可以理想地适用于芯片之间或背板的高速串行数据传输。Aurora 协议是为专有上层协议或行业标准的上层协议提供透明接口的第一款串行互连协议, 可用于高速线性通路之间的点到点串行数据传输, 同时其可扩展的带宽, 为系统设计人员提供了所需要的灵活性[4]。但该协议帧格式的定义存在弊端,会导致系统资源的浪费。本文提出的设计方案可以改进Aurora 协议的固有缺陷,提高系统性能, 实现数据率为2.5 Gbps 的高速串行传输, 具有良好的可行性和广阔的应用前景。

标签： Rocket 2.5 高速串行收发器

上传时间： 2013-10-13

上传用户：lml1234lml
* 高斯列主元素消去法求解矩阵方程AX=B,其中A是N*N的矩阵,B是N*M矩阵 * 输入: n----方阵A的行数 * a----矩阵A * m----矩阵B的列数 * b----矩

* 高斯列主元素消去法求解矩阵方程AX=B,其中A是N*N的矩阵,B是N*M矩阵 * 输入: n----方阵A的行数 * a----矩阵A * m----矩阵B的列数 * b----矩阵B * 输出: det----矩阵A的行列式值 * a----A消元后的上三角矩阵 * b----矩阵方程的解X

标签： 矩阵 AX 高斯元素

上传时间： 2015-07-26

上传用户：xauthu
(1) 、用下述两条具体规则和规则形式实现.设大写字母表示魔王语言的词汇小写字母表示人的语言词汇希腊字母表示可以用大写字母或小写字母代换的变量.魔王语言可含人的词汇. (2) 、B→tAdA A

(1) 、用下述两条具体规则和规则形式实现.设大写字母表示魔王语言的词汇小写字母表示人的语言词汇希腊字母表示可以用大写字母或小写字母代换的变量.魔王语言可含人的词汇. (2) 、B→tAdA A→sae (3) 、将魔王语言B(ehnxgz)B解释成人的语言.每个字母对应下列的语言.

标签： 字母 tAdA 语言词汇

上传时间： 2013-12-30

上传用户：ayfeixiao
1.有三根杆子A,B,C。A杆上有若干碟子 2.每次移动一块碟子,小的只能叠在大的上面 3.把所有碟子从A杆全部移到C杆上经过研究发现

1.有三根杆子A,B,C。A杆上有若干碟子 2.每次移动一块碟子,小的只能叠在大的上面 3.把所有碟子从A杆全部移到C杆上经过研究发现，汉诺塔的破解很简单，就是按照移动规则向一个方向移动金片：如3阶汉诺塔的移动：A→C,A→B,C→B,A→C,B→A,B→C,A→C 此外，汉诺塔问题也是程序设计中的经典递归问题

标签： 移动发现

上传时间： 2016-07-25

上传用户：gxrui1991
1. 下列说法正确的是（） A. Java语言不区分大小写 B. Java程序以类为基本单位 C. JVM为Java虚拟机JVM的英文缩写 D. 运行Java程序需要先安装JDK

1. 下列说法正确的是（） A. Java语言不区分大小写 B. Java程序以类为基本单位 C. JVM为Java虚拟机JVM的英文缩写 D. 运行Java程序需要先安装JDK 2. 下列说法中错误的是 ( ) A. Java语言是编译执行的 B. Java中使用了多进程技术 C. Java的单行注视以//开头 D. Java语言具有很高的安全性 3. 下面不属于Java语言特点的一项是( ) A. 安全性 B. 分布式 C. 移植性 D. 编译执行 4. 下列语句中，正确的项是 ( ) A . int $e,a,b=10 B. char c,d=’a’ C. float e=0.0d D. double c=0.0f

标签： Java A. B. C.

上传时间： 2017-01-04

上传用户：netwolf