本文主要介绍了如何运用可编程逻辑器件(FPGA)实现电机的变频调速控制系统。 目前，电机控制芯片主要有两种选择。一种是专用集成芯片(ASIC)，一种是单片机(MCU)或数字信号处理器(DSP)。而FPGA的数字资源丰富、工作频率高、可在系统编程等特点使得开发灵活、开发周期相对短，可以取代前二种通用的方式。本文利用80C196KC和FPGA控制感应电机，简化了硬件和软件设计，并充分利用了FPGA的快速性，利用FPGA，除本身可以用来控制电机以外：可以制成通用的“IP核”应用到MCU(或DSP)，或是作为片内外设，这样就节约了片内资源；另外，它还是ASIC设计的验证的必经阶段，这是本文选题和工作的意义。本文设计的FPGA调速控制系统以及2个IP核，下载到芯片，通过验证。 本文第一章绪论介绍了可编程逻辑器件的发展、应用，以及EDA的发展历程，还介绍了ASIC等。针对FPGA的快速发展，论述了它在变频调速技术应用中的优势。 第二章介绍了交流电动机变频调速技术及其相关技术的发展和应用情况。着重介绍了电压空间矢量调制方式，以及矢量控制技术、技术发展。 第三章详细介绍了SVPWM调速系统整个系统的FPGA设计，给出了设计思路、具体方案、逻辑时序分析；最后给出了软件仿真结果和实验波形对照。文中还给出了SVPWM调速系统运用的FPGA设计结果，驱动电机，得到实验波形。论证了FPGA在调速系统应用中的可行性和意义。 第四章介绍了作者针对课题相关的一些内容所设计出的IP核，给出的实验结果等。 论文最后，对本课题所做的工作进行了简单的总结。
上传时间： 2013-04-24
上传用户：zhaiyanzhong
LAMOST(Large Sky Area Multi-Obiect Fiber Spectroscopy Telescope，大天区面积多目标光纤光谱天文望远镜)需要对焦而上的4 000个光纤定位单元进行精确定位，一个光纤定位单元需要两个步进电机来驱动，即需要对8 000个电机进行驱动控制。如何对这8 000个电机进行有效的控制，是本文主要的研究内容。 本义引入EDA(Electronic Design Automation)，技术，以FPGA和CAN总线为硬件载体来进行设计。FPGA相比较于DSP，单片机而言，具有10管脚多，资源丰富，使用灵活等优点，可以存片内集成多个电机的摔制，这样对于提高系统的集成度，节约成本无疑有着很大的帮助。 在电机的控制当中，其失步和过冲会直接影响到系统的精度，所以需要对电机脉冲频率加以控制，对于在平稳状态下能正常工作的电机，失步往往发生在启动停止等脉冲频率突然发生改变的时刻。具体实现方法是通过实验找出一条理想的加减速曲线，再将曲线离散化，并把离散化后的加减速分频系数存储在FPGA片内ROM里而，当电机运行到对应的步数时，取出分频系数来获取对应的运行频率。 在LAMOST观测中，光纤定位单元的零位是个很重要的基准，在每次观测之前，电机都要回零，理论上电气零位和机械零位在同一点上，如果电气检测到达零位则认为已经到达机械零位位置。但是实际中由于装配等一些原因，可能会出现零位短路和零位断路的情况。零位断路是指电机处于机械零位，但是电气不能检测到；零位短路是指电机不在机械零位，但是电气已经检测到处于零位。这两种情况会造成越界和机械零位一直被挤压的后果，有可能会损坏光纤定位单元，为了防止这些情况出现，软件程序中加入了计数器，从而从有效地保护了光纤定位单元，同时将这些状况向上反馈，以便维护和检修。 在本文完成之时，能够控制驱动336个光纤定位单元的小系统已经在北京天文台兴隆观测站实际投入运行，并于2007年5月28日获得首条光谱，取得了不错的效果。
上传时间： 2013-04-24
上传用户：afeiafei309
在视频传输系统中，最大障碍是视频数据的大数据量传输。故压缩就显得尤为必要。MJPEG是以25帧每秒传输的JPEG图像。本文根据JPEG基本压缩模式，通过前端图像采集芯片输出标准的4：2：2格式的图像流，在XILINX公司的SPARTAN IIE芯片下压缩，获得了良好效果，压缩比达到10：1。中间的各个环节同MATLAB下同等压缩相比，除了精度上有点差别外，基本一致。同专用芯片相比，比专用芯片灵活得多，FPGA内部全部是可编程，烧写不同的程序便可实现不同的压缩。同DSP相比，压缩时间极大的提高，同周霖的“基于DSP技术的静态图像压缩编码”一文中编码所需的时间进行比较(DCT变换消耗4224个指令，量化Z排序耗960指令，huffman编码至少耗1400指令)，假设令其采用6000系列DSP，指令周期为6ns，运算速度为1336MIPS。压缩一个8*8DCT块，采用高档的DSP，消耗39tJs，而采用27M的FPGA只需6us，若采用FPGA内部自带的DLL将时钟倍频到54M，则只需要3us．本设计同传统的压缩实现方式相比，在速度和灵活性上有了极大的提高。
上传时间： 2013-04-24
上传用户：TI初学者
SL811HS是一个嵌入式的主/从设备控制器，可以全速或低速与USB设备通信。SL811HS可以接微处理器，微控制器，DSP，或者直接接到多种总线上如：ISA,PCMCIA和其它。SL811HS
上传时间： 2013-04-24
上传用户：sy_jiadeyi
数据采集处理技术是现代信号处理的基础，广泛应用于雷达、声纳、软件无线电、瞬态信号测试等领域。随着信息科学的飞速发展，人们面临的信号处理任务越来越繁重，对数据采集处理系统的要求也越来越高。近年来FPGA由于其设计灵活性、更强的适应性及可重构性，结合SDRAM的高速、大容量、价格优势，在设计高速实时数据采集系统时受到了广泛的关注。 本课题重点研究了基于FPGA与DDR2-SDRAM的高速实时数据采集系统的设计与实现技术，为需要大容量存储器的系统设计提供了新的思路。在深入研究了DDR2-SDRAM器件的基本构造与工作原理的基础上，结合成熟的商业化IP核，提出了基于FPGA与DDR2-SDRAM的高速实时数据采集系统的设计方案，并从总体设计构想到各逻辑细节实现都进行了详细描述。根据DDR2-SDRAM的特点，选择合适的内存调度方案，采用Verilog HDL语言设计实现了该高速实时数据采集系统，并对系统功能进行验证与分析，结果表明本设计完全能够满足系统的性能指标。
上传时间： 2013-06-24
上传用户：lansedeyuntkn
内部存储器负责计算机系统内部数据的中转、存储与读取，作为计算机系统中必不可少的三大件之一，它对计算机系统性能至关重要。内存可以说是CPU处理数据的“大仓库”，所有经过CPU处理的指令和数据都要经过内存传递到电脑其他配件上，因此内存性能的好坏，直接影响到系统的稳定性和运行性能。在当今的电子系统设计中，内存被使用得越来越多，并且对内存的要求越来越高。既要求内存读写速度尽可能的快、容量尽可能的大，同时由于竞争的加剧以及利润率的下降，人们希望在保持、甚至提高系统性能的同时也能降低内存产品的成本。面对这种趋势，设计和实现大容量高速读写的内存显得尤为重要。因此，近年来内存产品正经历着从小容量到大容量、从低速到高速的不断变化，从技术上也就有了从DRAM到SDRAM，再到DDR SDRAM及DDR2 SDRAM等的不断演进。和普通SDRAM的接口设计相比，DDR2 SDRAM存储器在获得大容量和高速率的同时，对存储器的接口设计也提出了更高的要求，其接口设计复杂度也大幅增加。一方面，由于I/O块中的资源是有限的，数据多路分解和时钟转换逻辑必须在FPGA核心逻辑中实现，设计者可能不得不对接口逻辑进行手工布线以确保临界时序。而另一方面，不得不处理好与DDR2接口有关的时序问题（包括温度和电压补偿）。要正确的实现DDR2接口需要非常细致的工作，并在提供设计灵活性的同时确保系统性能和可靠性。 本文对通过Xilinx的Spartan3 FPGA实现DDR2内存接口的设计与实现进行了详细阐述。通过Xilinx FPGA提供了I/O模块和逻辑资源，从而使接口设计变得更简单、更可靠。本设计中对I/O模块及其他逻辑在RTL代码中进行了配置、严整、执行，并正确连接到FPGA上，经过仔细仿真，然后在硬件中验证，以确保存储器接口系统的可靠性。
上传时间： 2013-06-08
上传用户：fairy0212
这篇论文以数字电视条件接收系统为研究对象，系统硬件设计以DSP和FPGA为实现平台，采用以DSP实现其加密算法、以FPGA实现其外围电路，对数字电视条件接收系统进行设计。首先根据数字电视条件接收系统的原理及其软硬分离的发展趋势，提出采用 DSP+FPGA结构的设计方式，将ECC与AES加密算法应用于SK与CW的加密；根据其原理对系统进行总体设计，同时对系统各部分的硬件原理图进行详细设计，并进行 PCB设计。其次采用从上而下的设计方式，对FPGA实现的逻辑功能划分为各个功能模块，然后再对各个模块进行设计、仿真。采用Quartus Ⅱ7.2软件对FPGA实现的逻辑功能进行设计、仿真。仿真结果表明：基于通用加扰算法(CSA)的加扰器模块，满足TS流加扰要求；块加密模块的最高时钟频率达到229.89MHz，流加密模块的最高时钟频率达到331.27MHz，对于实际的码流来说，具有比较大的时序裕量；DSP接口模块满足 ADSP BF-535的读写时序；包处理模块实现对加密后数据的包处理。最后对条件接收系统中加密算法程序采用结构化、模块化的编程方式进行设计。 ECC设计时采用C语言与汇编语言混合编程，充分利用两种编程语言的优势。将ECC 与AES加密算法在VisualDSP++3.0开发环境下进行验证，并下载至ADSP BF-535评估板上运行。输出结果表明：有限域运算汇编语言编程的实现方式，其运行速度明显提高， 192位加法提高380个时钟周期，32位乘法提高92个时钟周期；ECC与AES达到加密要求。上述工作对数字电视条件接收系统的设计具有实际的应用价值。关键词：条件接收，DSP，FPGA，ECC，AEs
上传时间： 2013-07-03
上传用户：www240697738
嵌入式系统组成的核心部件是各种类型的嵌入式处理器/DSP。随着嵌入式系统不断深入到人们 生活中的各个领域，嵌入式处理器也进而得到前所未有的飞速发展。目前据不完全统计，全世界嵌入 式处理器/DSP 的品种总量已经超过1500 多种，流行体系结构也有近百个系列，现在几乎每个半导 体制造商都生产嵌入式处理器/DSP，越来越多的公司有自己的处理器/DSP 设计部门。 嵌入式微处理器技术的基础是通用计算机技术。现在许多嵌入式处理器也是从早期的PC 机的 应用发展演化过来的，如早期PC 诸如TRS-80、Apple II 和所用的Z80 和6502 处理器，至今 仍为低端的嵌入式应用。在应用中，嵌入式微处理器具有体积小、重量轻、成本低、可靠性高的优 点。嵌入式处理器目前主要有Am186/88、386EX、SC-400、Power PC、68000、MIPS、ARM 等系列。
上传时间： 2013-07-15
上传用户：wanqunsheng
·详细说明：一个西门子变频器控制代码的生成程序，主要用于DSP控制，除了调试用的iostream.h头文件，没有其他任何头文件，可以方面的运用与各种DSP，也可以移植到windows和linux下。文件列表: ordermake .........\Debug .........\ordermaker.c ..
上传时间： 2013-07-22
上传用户：cxl274287265
特点： 精确度0.1%满刻度 可作各式數學演算式功能如:A+B/A-B/AxB/A/B/A&B(Hi or Lo)/|A|/ 16 BIT类比输出功能 输入与输出绝缘耐压2仟伏特/1分钟(input/output/power) 宽范围交直流兩用電源設計 尺寸小,穩定性高
上传时间： 2014-12-23
上传用户：ydd3625
