ITU-R BT.656数据协议
上传时间： 2013-05-22
上传用户：eeworm
数字图像处理(K.R.Castkeman)
上传时间： 2013-06-18
上传用户：eeworm
数字图像处理(K.R.Castkeman)
上传时间： 2013-06-06
上传用户：eeworm
ATA接口的资料 pdf
上传时间： 2013-07-11
上传用户：eeworm
ATA & USB 接口资料 PDF版
上传时间： 2013-04-15
上传用户：eeworm
专辑类-超声-红外-激光-无线-通讯相关专辑-183册-1.48G ITU-R-BT.656数据协议-15页-0.4M.pdf
上传时间： 2013-05-22
上传用户：@小小羊
专辑类-数字处理及显示技术专辑-106册-9138M 数字图像处理-K.R.Castkeman-583页-26.1M.pdf
上传时间： 2013-07-17
上传用户：Yukiseop
专辑类-网络及电脑相关专辑-114册-4.31G ATA接口的资料-6.3M-pdf.zip
上传时间： 2013-07-22
上传用户：yyyyyyyyyy
本文以数字信号处理系统为应用背景，围绕基于FPGA的ⅡR数字滤波器的实现技术展开了研究。 首先以ⅡR数字滤波器的优化设计基本理论为依据，研究了在频域上的最小均方误差设计法和在时域上的最小平方误差设计法。以四阶和六阶两个ⅡR低通数字滤波器设计为例，利用Matlab软件进行辅助设计，探讨了滤波器的设计过程。 然后着重研究了FPGA的设计方法和设计流程，在设计中采用了层次化、模块化的设计思想，将整个滤波器划分为多个功能模块，利用VHDL语言编程和原理图两种设计技术进行了ⅡR滤波器的各个功能模块的设计，采用EPlCl2Q240器件实现了基于FPGA的二个二阶节级联型结构的四阶ⅡR低通数字滤波器，并类推了设计六阶ⅡR低通数字滤波器。最后用QuartusⅡ4.0软件进行了综合与仿真，用MATLAB7.0软件对仿真结果进行了分析，最终在GW48-PK2开发系统中进行了硬件电路验证，得出了实际滤波效果测试波形，验证了所设计滤波器的正确性。 本设计对于用二阶节级联型结构构成的ⅡR数字滤波器硬件电路具有通用性，通过改变二阶节级联型结构的数量，可以构成任意偶数阶的滤波器；同时，通过上模型中系数的变换，也可以构成相应阶数的高通、带通、带阻等滤波器。
上传时间： 2013-06-20
上传用户：lw852826
8051工作于11.0592MHZ,RAM扩展为128KB的628128,FlashRom扩展为128KB的AT29C010A\r\n 128KB的RAM分成4个区(Bank) 地址分配为0x0000-0x7FFF\r\n 128KB的FlashRom分成8个区(Bank) 地址分配为0x8000-0xBFFF\r\n 为了使8051能访问整个128KB的RAM空间和128KB的FlashRom空间,在CPLD内建两个寄存器\r\n RamBankReg和FlashRomBankReg用于存放高位地址
上传时间： 2013-08-30
上传用户：cainaifa
