2400 bps MELP语音编解码器 定点运算算法
上传时间： 2014-01-14
上传用户：gundan
语音技术（VOIP）中常用的编码解码器（codess）源码
上传时间： 2015-03-08
上传用户：gyq
音频编解码 2400 bps MELP语音编解码器 定点算法
上传时间： 2015-05-01
上传用户：1966640071
2400 bps MELP语音编解码器-定点算法
上传时间： 2013-12-20
上传用户：manking0408
自适应回波抵消器和语音编解码器的设计实现.
上传时间： 2013-12-03
上传用户：SimonQQ
新型宽带语音编解码器AMR-WB的研究,介绍一种较使用的解码算法
上传时间： 2014-01-05
上传用户：asdfasdfd
speex-1.2rc1.tar.gz,语音编解码器
上传时间： 2014-01-20
上传用户：waizhang
audio-video-codecs.rar语音编解码器
标签： audio-video-codecs 语音编解 码器
上传时间： 2016-10-28
上传用户：集美慧
2400bpsMELP语音编解码器浮点算法
上传时间： 2017-03-28
上传用户：caozhizhi
随着信息时代的到来，用户对数据保护和传输可靠性的要求也在不断提高。由于信道衰落，信号经信道传输后，到达接收端不可避免地会受到干扰而出现信号失真。因此需要采用差错控制技术来检测和纠正由信道失真引起的信息传输错误。RS（Reed—Solomon）码是差错控制领域中一类重要的线性分组码，由于它编解码结构相对固定，性能强，不但可以纠正随机差错，而且对突发错误的纠错能力也很强，被广泛应用在数字通信、数据存储系统中，以满足对数据传输通道可靠性的要求。因此设计一款高性能的RS编解码器不但具有很大的应用意义，而且具有相当大的经济价值。 本文首先介绍了线形分组码及其子码循环码、BCH码的基础理论知识，重点介绍了BCH码的重要分支RS码的常用编解码算法。由于其算法在有限域上进行，接着介绍了有限域的有关理论。基于RS码传统的单倍结构，本文提出了一种八倍并行编码及九倍并行解码方案，并用Verilog HDL语言实现。其中编码器基于传统的线性反馈移位寄存器除法电路并进行八倍并行扩展，译码器关键方程求解模块基于修正的欧几里德算法设计了一种便于硬件实现的脉动关键方程求解结构，其他模块均采用九倍并行实现。由于进行了超前运算、流水线及并行处理，使编解码的数据吞吐量大为提高，同时延时更小。 本论文设计了C++仿真平台，并与HDL代码结果进行了对比验证。Verilog HDL代码经过modelsim仿真验证，并在ALTERA STRATIX3 EP3SL15OF1152C2 FPGA上进行综合验证以及静态时序分析，综合软件为QUATURSⅡ V8．0。验证及测试表明，本设计在满足编解码基本功能的基础上，能够实现数据的高吞吐量和低延时传输，达到性能指标要求。本论文在基于FPGA的RS（255，223）编解码器的高速并行实现方面的研究成果，具有通用性、可移植性，有一定的理论及经济价值。
上传时间： 2013-04-24
上传用户：思琦琦
