该文章《基于VC++的小型变电站监控组态软件的设计与开发》是优秀硕士学位论文。 该论文在深入分析工业变电站自动化系统的基础上,根据工业变电站对监控软件的性能要求和功能要求,提出了一种工业变电站监控软件功能模块设计方案,并基于VC++6.0设计实现了通信管理模块、实时数据库模块、图形界面组态模块三个主要的功能模块。 通信管理模块利用多线程技术实现了串口通信和网络通信,从而实现了数据采集和解析的功能。数据库模块从实时数据库的系统结构分析、实时数据库的特点、实时数据库的数据管理以及实时数据库的事务分析等方面进行了详细阐述。图形界面组态模块主要包括了应用GDI函数绘制基本图元,图元的属性和编辑工具的设计,以及如何使得图形元素能够与变量进行动画连接来实现动态效...
上传时间： 2017-05-15
上传用户：kiklkook
20多种VB软件的加密与压缩模块，非常好用。
上传时间： 2017-06-22
上传用户：磊子226
工控组态软件的兴起与发展为工业过程控制、工业自动化开辟了一片新天地。介绍工控组态软件的发展现 状， 并从不同的角度探讨工控组态软件的开发与设计的思想， 进而展望中国民族工控组态软件今后的发展方
上传时间： 2013-12-11
上传用户：wangdean1101
本资料详细介绍了有关proteus软件的操作使用，对初学者很有用
上传时间： 2017-08-23
上传用户：维子哥哥
栈和队列的操作与应用，用顺序栈实现算术后缀表达式求值源程序
上传时间： 2013-12-24
上传用户：asdfasdfd
1．ADS 1.2集成开发环境的安装与使用； 2．H-JTAG软件的安装与设置及EasyJTAG-H仿真器的使用； 3．GPIO原理及应用； 4．SPI原理及应用； 5．I2C原理及应用； 6．UART0原理及应用； 7．串口调试软件EasyARM.exe的使用。
标签： EasyJTAG-H H-JTAG GPIO ADS
上传时间： 2017-08-30
上传用户：com1com2
某公司的进销存软件的设计与开发，是我的毕业论文，大家看看
上传时间： 2014-07-01
上传用户：yuzsu
注册表软件的设计与实现 毕业论文 我的毕业设计哦
上传时间： 2013-12-20
上传用户：zhaiyanzhong
该文档为基于MATLAB GUI控制系统仿真软件的设计与实现简介文档，是一份很不错的参考资料，具有较高参考价值，感兴趣的可以下载看看………………
上传时间： 2021-11-13
上传用户：
《计算机组成原理》是计算机系的一门核心课程。但是它涉及的知识面非常广，内容包括中央处理器、指令系统、存储系统、总线和输入输出系统等方面，学生在学习该课程时，普遍觉得内容抽象难于理解。但借助于该计算机组成原理实验系统，学生通过实验环节，可以进一步融会贯通学习内容，掌握计算机各模块的工作原理，相互关系的来龙去脉。 为了增强实验系统的功能，提高系统的灵活性，降低实验成本，我们采用FPGA芯片技术来彻底更新现有的计算器组成原理实验平台。该技术可根据用户要求为芯片加载由VHDL语言所编写出的不同的硬件逻辑，FPGA芯片具有重复编程能力，使得系统内硬件的功能可以像软件一样被编程，这种称为“软”硬件的全新系统设计概念，使实验系统具有极强的灵活性和适应性。它不仅使该系统性能的改进和扩充变得十分简易和方便，而且使学生自己设计不同的实验变为可能。计算机组成原理实验的最终目的是让学生能够设计CPU，但首先，学生必须知道CPU的各个功能部件是如何工作，以及相互之间是如何配合构成CPU的。因此，我们必须先设计出一个教学用的以FPGA芯片为核心的硬件平台，然后在此基础上开发出VHDL部件库及主要逻辑功能，并设计出一套实验。 本文重点研究了基于FPGA芯片的VHDL硬件系统，由于VHDL的高标准化和硬件描述能力，现代CPU的主要功能如计算，存储，I/O操作等均可由VHDL来实现。同时设计实验内容，包括时序电路的组成及控制原理实验、八位运算器的组成及复合运算实验、存储器实验、数据通路实验、浮点运算器实验、多流水线处理器实验等，这些实验形成一个相互关联的系统。每个实验先由教师讲解原理及原理图，学生根据教师提供的原理图，自己用MAX+PLUSII完成电路输入，学生实验实际上是编写VHDL，不需要写得很复杂，只要能调用接口，然后将程序烧入平台，这样既不会让学生花太多的时间在画电路图上，又能让学生更好的理解每个部件的工作原理和工作过程。 论文首先研究分析了FPGA硬件实验平台，即实验系统的硬件组成。系统采用FPGA-XC4010EPC84，62256CPLD以及其他外围芯片(例如74LS244，74LS275)组成。根据不同的实验要求，规划不同实验控制逻辑。用户可选择不同的实验逻辑，通过把实验逻辑下载到FPGA芯片中构成自己的实验平台。 其次，论文详细的阐述了VHDL模块化设计，如何运用VHDL技术来依次实现CPU的各个功能部件。VHDL语言作为一种国际标准化的硬件描述语言，自1987年获得IEEE批准以来，经过了1993年和2001年两次修改，至今已被众多的国际知名电子设计自动化(EDA)工具研发商所采用，并随同EDA设计工具一起广泛地进入了数字系统设计与研发领域，目前已成为电子业界普遍接受的一种硬件设计技术。再次，论文针对实验平台中遇到的较为棘手的多流水线等问题，也进行了深入的阐述和剖析。学生需要什么样的实验条件，实验内容及步骤才能了解当今CPU所采用的核心技术，才能掌握CPU的设计，运行原理。另外，本论文的背景是需要学生熟悉基本的VHDL知识或技能，因为实验是在编写VHDL代码的前提下完成的。 本文在基于实验室的环境下，基本上较为完整的实现了一个基于FPGA的实验平台方案。在此基础上，进行了部分功能的测试和部分性能方面的分析。本论文的研究，为FPGA在实际系统中的应用提供研究思路和参考方案。论文的研究结果将对FPGA与VHDL标准的进一步发展具有重要的理论和现实意义。
上传时间： 2013-04-24
上传用户：小强mmmm
