随着数字图像处理的应用领域不断扩大，实时处理技术成为研究的热点。VLSI技术的迅猛发展为数字图像实时处理技术提供了硬件基础。其中FPGA(现场可编程门阵列)的特点使其在图像采集和处理方面的应用显得更加经济、灵活、方便。 本文设计了一种以FPGA为工作核心，并实现了PCI接口的图像采集压缩系统。整个系统采用了自顶向下的设计方案，先把系统分成了三大块，即图像采集、PCI接口和图像压缩，然后分别设计各个大模块中的子模块。 首先，利用FPGA对专用视频转换器SAA7111A进行控制，因为SAA7111A是采用IC总线模块，从而完成了对SAA7111A的控制，并通过设计图像采集模块、读/写数据模块、总线管理模块等，实现把标准的模拟视频信号转换成数字视频信号并采集的功能。 其次，在了解PCI规范的前提下，深入地分析了PCI时序和地址配置空间等，设计了简化逻辑的状态机，并用VHDL硬件描述语言设计了程序，完成了简化逻辑的PCI接口设计在FPGA芯片内部的实现，达到了一33MHz、32位数据宽度、支持猝发传输的PCI从设备模块的接口功能，与传统的使用PCI专用接口芯片来实现的PCI接口比较来看，更加节约了系统的逻辑资源，降低了成本，增加了设计的灵活性。 再次，设计了WINDOWS下对PCI接口的驱动程序。驱动程序可以选择不同的方法来完成，当然每个方法都有自己的特点，对几种主要设计驱动程序的方法作以比较之后，本文选择了使用DRIVER WORKS工具来完成。通过对配置空间的设计、系统端口和内存映射的设计、中断服务的设计等，用VC++语言编写了驱动程序。 最后，考虑到增加系统的实用性和完备性，还填加设计了图像的压缩部分。这部分需要完成的工作是在上述系统完成后，再额外地把采集来的视频数据通过另一路数据通道按照一定的格式压缩后存储到硬盘中。本系统中，这部分设计是利用Altera公司提供的IP核来完成压缩的，同时还用VHDL语言在FPGA上设计了IDE硬盘接口，使压缩后的数据存储到硬盘中。
上传时间： 2013-06-01
上传用户：程婴sky
在船舶交管系统中，雷达信息处理是最重要的组成部分。视频回波处理中的杂波处理要求实时性很高，大约要在一个距离单元的时间(0.05-0.1us)内完成。杂波处理如恒虚警处理本身比较复杂，这类处理过程又要求快速，图像显示系统要求及时的把接收到的雷达方位数据从极坐标转换成直角坐标。在软件上实现这些算法虽然精度可以达到，但是实时性问题不能满足。因此这类问题多采用高速专用数字设备来实现。FPGA在数字信号处理领域有非常广阔的应用前景，以其优良的性能在数字信号处理中发挥了重大的作用。CORDIC算法可以在硬件上以很高的精度实现一些函数和运算。针对以上几点，本文提出了利用CORDIC算法，基于FPGA来实现雷达信号处理和图像显示的算法研究，用硬件来实现正弦、余弦、正切、乘法、除法、指数和对数等基本函数和运算，把他们设计成为可重用的IP core，这样可以满足实时性和精度的问题。从而在将来的算法研究中方便的调用，这样在算法研究中可以节约大量的时间，在一定程度上降低研究的难度。 围绕雷达信号处理和图像显示，本次课题设计主要做了如下工作： 1．对CORDIC算法进行分析和研究，以及它在雷达信号处理和图像显示中的影响。 2．成功用硬件描述语言在Xilinx公司软件ISE的环境下编写代码，在Synplify和Modelsim上做了综合和仿真。 3．对实验结果进行精度和速度分析。 4．对雷达信号处理和图像显示的相关算法进行分析和研究。 5．从实例分析IP core的特点，对算法研究的影响和IP core在雷达信号处理和图像显示中的应用。 最终在实践环节，成功利用CORDIC算法，在FPGA上实现可重用的IP core，这些IP core能够以很高的精度实现一些基本函数和运算，在雷达信号处理与图像显示中起到很大的作用。
上传时间： 2013-07-16
上传用户：steele
JPEG是联合图像专家组(Joint Picture Expert Group)的英文缩写，是国际标准化组织(ISO)和CCITT联合制定的静态图像压缩编码标准。JPEG的基于DCT变换有损压缩具有高压缩比特点，被广泛应用在数据量极大的多媒体以及带宽资源宝贵的网络程序中。 动态图像的JPEG编解码处理要求图像恢复质量高、实时性强，本课题就是针对这两个方面的要求展开的研究。该系统由图像编码服务器端和图像解码客户端组成。其中，服务器端实时采集摄像头传送的动态图像，进行JPEG编码，通过网络传送码流到客户端；客户端接收码流，经过JPEG解码，恢复出原始图像送VGA显示。设计结果完全达到了实时性的要求。 本文从系统实现的角度出发，首先分析了系统开发平台，介绍FPGA的结构特点以及它的设计流程和指导原则；然后从JPEG图像压缩技术发展的历程出发，分析JPEG标准实现高压缩比高质量图像处理的原理；针对FPGA在算法实现上的特点，以及JPEG算法处理的原理，按照编码和解码顺序，研究设计了基于改进的DA算法的FDCT和IDCT变换，以及按发生频率进行优化的霍夫曼查找表结构，并且从系统整体上对JPEG编解码进行简化，以提高系统的处理性能。最后，通过分析Nios嵌入式微处理器可定制特性，根据SOPC Builder中Avalon总线的要求，把图像采集，JPEG图像压缩和网络传输转变成用户自定义模块，在SOPC Builder下把用户自定义模块添加到系统中，由Nios嵌入式软核的控制下运行，在FPGA芯片上实现整个JPEG实时图像编解码系统(soc)。 在FPGA上实现硬件模块化的JPEG算法，具有造价低功耗低，性能稳定，图像恢复后质量高等优点，适用于精度要求高且需要对图像进行逐帧处理的远程微小目标识别和跟踪系统中以及广电系统中前期的非线性编辑工作以及数字电影的动画特技制作，对降低成本和提高图像处理速度两方面都有非常重大的现实意义。通过在FPGA上实现JPEG编解码，进一步探索FPGA在数字图像处理上的优势所在，深入了解进行此类硬件模块设计的技术特点，是本课题的重要学术意义所在。
上传时间： 2013-04-24
上传用户：shangdafreya
随着微电子技术的发展，国内外红外成像技术也得到了广泛的应用和研究。各国军方针对现代战争和未来信息战的新形势，对热成像技术提出了更高的要求，希望今后能研制出性能更佳、体积更小、分辨率和灵敏度更高、作用距离更远、价格更低的红外成像系统。 CCD 成像系统的关键技术是 CCD 器件设计和图像处理。本课题通过对CCD 图像处理技术的研究，采用嵌入式 Nios Ⅱ+FPGA 的工作方式，充分发挥嵌入式 Nios Ⅱ处理器灵活性和 FPGA 处理速度快的优点，构建出结构灵活、处理速度高以及功能完善的图像处理系统。该系统能同时实时实现两点校正算法、加权滤波算法、对比度增强算法以及疵点补偿等多项功能。 本系统成功应用于国内某研究所研制的目前国内最大型面阵 (PtSi 512×512) CCD 焦平面探测器成像组件中，得到了良好的成像效果；同时，由该处理系统构成的 InGaAs 成像组件也处于国内领先水平。从长远来看，该项技术应用于中电 44 所多种成像组件项目的研究中，推动了 PtSi 256×256、PtSi 512×512 焦平面探测器成像组件以及 4096×96TDI CCD 成像组件的工程化应用进程。
上传时间： 2013-05-22
上传用户：元宵汉堡包
基于FPGA的静止图像压缩系统的研究-JPEG编码器的设计电力电子与电力传动数字图像在人们生活中的应用越来越广泛，由于原始图像数据量比较大，因此数字图像压缩技术逐渐成为图像应用的一个核心环节。在数字图像压缩领域，国际标准化组织于1992年推出的JPEG标准应用最为广泛。 本文基于FPGA设计了JPEG图像压缩系统，通过改进算法，优化结构，在合理的利用硬件资源的条件下，有效的挖掘出算法内部的并行性。改进了DCT变换算法，设计了并行查找表结构的乘法器，采用了流水线优化算法来解决时间并行性问题，提高了DCT模块的运算速度。依据Huffman编码表的规律性，采用并行查找表结构，用较少的存储单元完成了Huffman编码运算，同时提高了编码速度。整个设计通过EDA软件进行了逻辑综合及功能与时序仿真。综合和仿真结果表明，本文提出的算法在速度和资源利用方面均达到了较好的状态，可满足实时JPEG图像压缩的要求。 设计了一个硬件开发平台，对JPEG图像压缩系统进行了验证。硬件平台上使用ADV7181B来实现AD转换；使用TI公司TMS320C6416型DSP芯片实现了系统配置以及通过PCI接口与上位机PC的实现数据交换；使用Microsoft VC++6．0开发平台开发了系统控制软件平台，实现对整个压缩系统的控制。
上传时间： 2013-05-24
上传用户：GHF
图像采集和处理技术在机器视觉和图像分析等诸多领域应用十分广泛，大部分情况下，采集卡只需将前端相机捕获的图像信息正确地传回计算机即可。但是在要求较高的应用场合需要采集卡能准确控制外部光源和相机，完成图像采集，预处理，数据传输。只有这样，用户才可以根据不同的兴趣和需求对特定的某些图像进行采集、传输以及处理，以达到某种分析目的。 本文根据国家985二期项目“三维粒子图像测速系统”的图像采集与处理需要，设计开发了一款以FPGA为核心控制芯片的嵌入式图像采集卡。采集卡以FPGA为逻辑和算法实现的核心器件，不仅实现了传统意义上的图像采集，而且实现了CCD相机控制和激光器同步曝光功能，打破了以往单纯靠增加硬件设备实现同步控制的方法，简化了系统硬件结构并节约系统成本。此外，在系统中嵌入了图像增强算法和采用PCI接口与计算机连接满足了高速采集的要求。同时，采用市场上广泛应用的Camera Link作为采集卡的图像输入接口，提高了系统的通用性、传输速率和抗干扰能力，简化图像获取设备和模拟摄像头之间需要视频解码等连接。具有嵌入式处理功能，光源同步和相机控制的采集卡将使机器视觉系统，图像测速等诸多领域的图像采集应用变得更为便捷。 论文首先对图像采集卡系统的组成、整体方案和可行性进行了论证。然后给出了图像采集卡的硬件设计。在此部分结合整体设计方案，讨论芯片的选型问题。根据所选芯片的本身特点，分模块地对图像采集卡的硬件设计原理进行了详细的阐述。接下来是图像采集卡的软件设计部分。用VHDL和原理图结合的方法对FPGA进行编程，实现了图像采集系统的各个功能模块。根据图像采集系统的要求用DriverWorks软件设计了图像采集卡的WDM底层驱动程序和上层应用程序。最后是用FPGA实现了带修改参数的硬件嵌入式图像处理算法——图像增强。论文中使用QUARTUS软件嵌入的逻辑分析仪SignalTap对FPGA设计的模块进行了硬件调试，给出了调试的时序图和调试结果，经测试分析该采集卡满足“三维粒子图像测速系统”的要求，达到了预期目标。
上传时间： 2013-04-24
上传用户：cazjing
提出通过对分块图像的DCT 系数进行动态范围压缩来改进传统的基于DCT 变换的图像自嵌入水印算法，并结合灰度变换函数与JPEG 标准量化表重新设计了DCT 系数码长分配表，大幅度提升了量化过程保留的图
上传时间： 2013-07-28
上传用户：小鹏
随着微电子技术的高速发展，实时图像处理在多媒体、图像通信等领域有着越来越广泛的应用。FPGA就是硬件处理实时图像数据的理想选择，基于FPGA的图像处理专用系统的研究将成为信息产业的新热点。 本文详细介绍了一种实时监控图像处理系统的设计方案，实现了具有前端视频采集系统、图像预处理功能系统、图像显示系统。该系统采用Altera公司的FPGA芯片作为中央处理器，由视频采集模块、异步FIFO模块、视频解码模块、I
上传时间： 2013-06-20
上传用户：wc412467303
随着图像分辨率的越来越高，软件实现的图像处理无法满足实时性的需求；同时FPGA等可编程器件的快速发展使得硬件实现图像处理变得可行。如今基于FPGA的图像处理研究成为了国内外的一个热门领域。 本文在FPGA平台上，用Verilog HDL实现了一个研究图像处理算法的可重复配置的硬件模块架构，架构包括PC机预处理和通信软件，控制模块，计算单元，存储器模块和通信适配模块五个部分。其中的计算模块负责具体算法的实现，根据不同的图像处理算法可以独立实现。架构为计算模块实现了一个可添加、移出接口，不同的算法设计只要符合该接口就可以方便的加入到模块架构中来进行调试和运行。 在硬件架构的基础上本文实现了排序滤波，中值滤波，卷积运算及高斯滤波，形态学算子运算等经典的图像处理算法。讨论了FPGA的图像处理算法的设计方法及优化策略，通过性能分析，FPGA实现图像处理在时间上比软件处理有了很大的提高；通过结果的比较，发现FPGA的处理结果达到了软件处理几乎同等的效果水平。最后本文在实现较大图片处理和图像处理窗口的大小可配置性方面做了一定程度的讨论和改进，提高了算法的可用性，同时为进一步的研究提供了更加便利的平台。 整个设计都是在ISE8.2和ModelSim第三方仿真软件环境下开发的，在xilinx的Spartan-3E XC3S500E硬件平台上实现。在软件仿真过程中利用了ISE8.2自带仿真工具和ModelSim结合使用。 本课题为制造FPGA的专用图像处理芯片做了有益的探索性研究，为实现FPGA为核心处理芯片的实时图像处理系统有着积极的作用。
上传时间： 2013-05-30
上传用户：水瓶kmoon5
图像处理技术是信息科学中近几十年来发展最为迅速的学科之一。目前，数字图像处理技术被广泛应用于航空航体、通信、医学及工业生产领域中。图像处理系统的硬件实现一般来讲有三种方式：专用的图像处理器件主要有专用集成芯片(Application SpecificIntegrated Circuit)、数字信号处理器(Digital Signal Process)和现场可编程门阵列(FieldProgrammable GateArray)以及相关电路组成。它们可以实时高速完成各种图像处理算法。图像处理中，低层的图像预处理的数据量很大，要求处理速度快，但运算结果相对比较简单。相对于其他两种系统，基于FPGA的图像处理系统非常合适用于图像的预处理。 本文设计了一种基于FPGA的图像处理系统。它的主要功能有：对摄像头送来的视频数据进行采集，并把它数字化；实现中值滤波和边缘检测这两种图像增强算法；将数字视频信号转换为模拟信号。 图像处理系统由主处理器单元、图像编码单元和图像解码单元三部分组成。FPGA作为整个系统的核心器件，不仅要模拟出12C总线协议，完成视频解码芯片和编码芯片的初始化；还要对视频流同步信号提取，实现图像采集控制，并将图像信号存储在SRAM中；图像增强算法也是在FPGA中实现。采用PHILIPS公司的专用视频解码芯片SAA7111A将模拟视频转化数字视频；视频编码芯片SAA7121完成数字视频到模拟视频的转化。
上传时间： 2013-07-19
上传用户：标点符号
