用VHDL编写的简单的CPU程序，可以实现加法，移位以及跳转等等功能
上传时间： 2014-01-10
上传用户：xiaoxiang
RSA,S-DES加密算法,实现了加解密，采用加法链求大数的指数及模
上传时间： 2016-02-23
上传用户：saharawalker
VHDL是Very High Speed Integrated Circuit Hardware Description Language的缩写， 意思是超高速集成电路硬件描述语言。对于复杂的数字系统的设计，它有独特的作用。它的硬件描述能力强，能轻易的描述出硬件的结构和功能。这种语言的应用至少意味着两种重大的改变：电路的设计竟然可以通过文字描述的方式完成；电子电路可以当作文件一样来存储。随着现代技术的发展，这种语言的效益与作用日益明显，每年均能够以超过30％的速度快速成长。 这次毕业设计的内容是在简要介绍了VHDL语言的一些基本语法和概念后，进一步应用VHDL，在MAX+plusII 的环境下设计一个电子钟，最后通过仿真出时序图实现预定功能。电子钟的时间显示用到了七段数码管(或称七段显示器)的电路设计，内部的时间控制输出则用到了各种设计，包括：加法计数器，扫描电路，控制秒、分、时的分频电路，各种数制的转换。
标签： Description Integrated Hardware Language
上传时间： 2016-03-08
上传用户：hwl453472107
这是一个利用FPGA来实现加法器的算法，利用加法树的概念！
上传时间： 2013-12-17
上传用户：zycidjl
这个是学校的一个实验，用数组和线性表实现多项式的加法
标签： 实验
上传时间： 2016-03-22
上传用户：zgu489
verilog语言写的简单八位处理器。有8个模块，可进行加法运算。
上传时间： 2014-12-01
上传用户：wab1981
本程序中，进行加法运算的整数的长度任意，利用双向循环链表实现长整数的存储，每个节点含一个整型变量，每个节点中仅存十进制数的4位，即不超过9999的非负整数，整个链表表示为万进制数，利用头结点数据域的符号代表长整数的符号，相加过程中不破坏两个操作数链表。
标签： 程序
上传时间： 2014-12-02
上传用户：253189838
一个简单的基于CUDA的示例代码，使用SIMD的方法实现向量加法；运行在nVidia的G80系列显卡的GPGPU上；需要nVidia CUDA SDK，169以上版本的驱动。对于学习CUDA很有帮助。
上传时间： 2013-12-01
上传用户：xiaoyunyun
长整数加法器，实现长整数加法。开发环境为C++。
上传时间： 2013-12-22
上传用户：zhaoq123
[VHDL经典设计26例]--在xilinx芯片上调试通过--[01--1位全加器][02--2选1多路选择器][03--8位硬件加法器][04--7段数码显示译码器][05--8位串入并出寄存器][6--8位并入串出寄存器][7--内部三态总线][8--含清零和同步时钟使能的4位加法计数器][9--数控分频器][10--4位十进制频率计][11--译码扫描显示电路][12--用状态机实现序列检测器的设计][13--用状态机对ADC0832电路控制实现SIN函数发生器][14--用状态机实现ADC0809的采样电路设计][15--DMA方式A/D采样控制电路设计][16--硬件电子琴][17--乐曲自动演奏][18--秒表][19--移位相加8位硬件乘法器][20--VGA图像显示控制器(彩条)][21--VGA图像显示控制器][22--等精度频率计][23--模拟波形发生器][24--模拟示波器][25--通用异步收发器(UART)][26--8位CPU设计(COP2000)]
上传时间： 2014-09-06
上传用户：han_zh
