ACTIVE HDL 9.1

资 源 简 介

ALDEC公司的Active-HDL是一个开放型的仿真工具。可支持几乎所有的FPGA/CPLD厂商的产品，设计输入可以原理图或硬件描述语言或有限状态机方式。

您 可 能 感 兴 趣 的

相 关 代 码

• library.cfg
• 例9.1.txt
• library.cfg
• sources.sth
• library.cfg
• 例9.1.txt
• sap1.opt
• sources.sth

相 关 资 源

• ACTIVE HDL 9.1
• 基于Verilog-HDL的硬件电路的实现 9.1 简单的可编程单脉冲发生器 　　9.1.1 由系统功能描述时序关系 　　9.1.2 流程图的设计 　　9.1.3 系统功能描述 　　
• altera quatus 9.1 破解
• Active HDL 8.4.30
• Active HDL 8.10
• This a demo illustrating (1) 8-bit CRC check sums, (2) 57600,N,9,1 communications, and (3) RS-422/R
• 一键多功能按键识别技术 如图4.9.1所示
• a t 9 1 r m 9 2 0 0 bootload

该 用 户 还 上 传

• GNU代码规范
• 燃料电池 348页 5.6M.pdf
• 1安培锂电池充电器集成电路CN3069 11页 0.3M.pdf
• 锂离子电池的使用 6页 0.2M.pdf
• 劲量7号电池资料 2页 0.1M.pdf
• 太阳能电池供电的锂电池充电管理芯片 CN3063 11页 0.32M.pdf
• 充电器资料 65页 0.6M 英.pdf
• 锂离子电池保护控制芯片sd03p0xx应用手册 11页 0.5M.pdf