信号完整性问题是高速PCB 设计者必需面对的问题。阻抗匹配、合理端
接、正确拓扑结构解决信号完整性问题的关键。
传输线上信号的传输速度是有限的，信号线的布线长度产生的信号传输延
时会对信号的时序关系产生影响，所以PCB 上的高速信号的长度以及延时要仔
细计算和分析。
运用信号完整性分析工具进行布线前后的仿真对于保证信号完整性和缩短
设计周期是非常必要的。在PCB 板子已焊接加工完毕后才发现信号质量问题和
时序问题，是经费和产品研制时间的浪费。
1.1 板上高速信号分析
我们设计的是基于PowerPC 的主板，主要由处理器MPC755、北桥MPC107、
北桥PowerSpanII、VME 桥CA91C142B 等一些电路组成，上面的高速信号如图
2-1 所示。板上高速信号主要包括：时钟信号、60X 总线信号、L2 Cache 接口信号、
Memory 接口信号、PCI 总线0 信号、PCI 总线1 信号、VME 总线信号。这些信号
的布线需要特别注意。
由于高速信号较多，布线前后对信号进行了仿真分析，仿真工具采用
Mentor 公司的Hyperlynx7.1 仿真软件，它可以进行布线前仿真和布线后仿
真。
