基于FPGA的时钟跟踪环路的设计

资 源 简 介

提出了一种基于FPGA的时钟跟踪环路的设计方案,该方案简化了时钟跟踪环路的结构,降低了时钟调整电路的复杂度。实际电路测试结果表明,该方案能够使接收机时钟快速准确地跟踪发射机时钟的变化,且时钟抖动小、稳准度高、工作稳定可靠。

您 可 能 感 兴 趣 的

• 基于FPGA的时钟跟踪环路的设计
• 基于FPGA的时钟跟踪环路的设计
• 一种基于FPGA的时钟跟踪环路的设计与实现
• FPGA时钟分析
• FPGA时钟分析
• FPGA时钟设计程序代码
• 该代码为gps软件接收机的跟踪环路的matlab实现程序
• EP2C CYCONLY 系列的FPGA时钟测试程序
• GPS接收机捕获跟踪算法研究及FPGA设计.rar
• 基于FPGA的GPS信号捕获与跟踪系统设计研究.rar