HDL的可综合设计简介

资 源 简 介

本文简单探讨了verilog HDL设计中的可综合性问题，适合HDL初学者阅读

　　用组合逻辑实现的电路和用时序逻辑实现的

　　电路要分配到不同的进程中。

　　不要使用枚举类型的属性。

　　Integer应加范围限制。

　　 通常的可综合代码应该是同步设计。

　　避免门级描述，除非在关键路径中。

您 可 能 感 兴 趣 的

• Verilog HDL数字设计与综合 夏宇闻译（第二版）
• Verilog HDL程序设计教程,以可综合的设计为重点
• Verilog HDL 数字设计教程(贺敬凯)
• 温度自动控制系统课程综合设计 pdf
• 温度自动控制系统课程综合设计-1.1M-pdf.zip
• Verilog HDL程序设计教程
• 《现代飞机总体综合设计》(李为吉 主编)
• 单片机实训100例综合设计
• cpld系统 EWB Quartus2编译 电子综合设计试验箱程序
• 单片机原理及综合设计