XAPP143-利用Verilog来创建CPLD设计

相 关 资 源

• XAPP143-利用Verilog来创建CPLD设计免费下载

  资源简介：This Application Note covers the basics of how to use Verilog as applied to ComplexProgrammable Logic Devices. Various combinational logic circuit examples, such asmultiplexers, decoders, encoders, comparators and adders are provided. Synch...

  标签： Verilog XAPP CPLD 143

  上传时间： 2013-11-11

  上传用户：y13567890

• 针对多DSP 共享总线的通用信号处理板卡, 介绍了基于PCI9054 和CPCI 总线的接口设计, 分析了通用WDM总线驱动程序的开发。采用Verilog HDL 用CPLD 设计控制时序实现了DS免费下载

  资源简介：针对多DSP 共享总线的通用信号处理板卡, 介绍了基于PCI9054 和CPCI 总线的接口设计, 分析了通用WDM总线驱动程序的开发。采用Verilog HDL 用CPLD 设计控制时序实现了DSP 和 CPCI 总线桥接器PCI9054 之间的普通传输和高速DMA 传输。驱动程序采用DriverWorks ...

  标签： Verilog 9054 CPCI CPLD

  上传时间： 2013-12-24

  上传用户：tedo811

• 利用Verilog语言进行FIFO设计免费下载

  资源简介：利用Verilog语言进行FIFO设计，在FPGA中实现32X8FIFO功能

  标签： Verilog FIFO 语言

  上传时间： 2017-03-16

  上传用户：569342831

• 利用单片机来实现16C5X模拟串行口通讯的设计免费下载

  资源简介：利用单片机来实现16C5X模拟串行口通讯的设计

  标签： 16C5X 用单片机 模拟 串行口

  上传时间： 2014-09-12

  上传用户：yimoney

• 此代码是我们在单片机来控制CPLD记数,然后读出并转换数据,精度很高,在我们学校的电子设计大赛上还获的了二等奖免费下载

  资源简介：此代码是我们在单片机来控制CPLD记数,然后读出并转换数据,精度很高,在我们学校的电子设计大赛上还获的了二等奖

  标签： CPLD 代码 单片机 控制

  上传时间： 2015-11-10

  上传用户：weiwolkt

• VC++与MATLAB混合编程及其应用 摘 要 本文详述了在VC++6.0编译环境下如何利用Matlab来实现应用系统的设计和分析免费下载

  资源简介：VC++与MATLAB混合编程及其应用 摘 要 本文详述了在VC++6.0编译环境下如何利用Matlab来实现应用系统的设计和分析，介绍了通过Matlab与VC应用程序连接的常用方法，分析了VC与Matlab的混合编程的步骤，最后通过一个具体实例的实现过程对上述方法进行了应用性介...

  标签： MATLAB Matlab VC 6.0

  上传时间： 2015-11-26

  上传用户：hakim

• 介绍了在嵌入式Linux操作系统下嵌入式GUI的图形抽象层GAL的地位及其设计思路,研究了GUI的设计逻辑,着重阐述了如何在中低端设备上利用FrameBuffer来为上一层提供更加通用的图形接口。主要免费下载

  资源简介：介绍了在嵌入式Linux操作系统下嵌入式GUI的图形抽象层GAL的地位及其设计思路,研究了GUI的设计逻辑,着重阐述了如何在中低端设备上利用FrameBuffer来为上一层提供更加通用的图形接口。主要在色彩转换、利用FrameBuffer进行矩形绘制、内存映像空间的操作以及窗口...

  标签： FrameBuffer GUI Linux GAL

  上传时间： 2013-12-25

  上传用户：jackgao

• 利用Verilog实现单片机的反向设计。编程环境为modelsim6.0免费下载

  资源简介：利用Verilog实现单片机的反向设计。编程环境为modelsim6.0

  标签： modelsim Verilog 6.0 单片机

  上传时间： 2016-01-11

  上传用户：yzhl1988

• 利用VB的图片框实现屏幕的滚动如可以用来创建一些动画图形等。其实对于上面的问题我们也可 以利用图片框来巧妙地解决。免费下载

  资源简介：利用VB的图片框实现屏幕的滚动如可以用来创建一些动画图形等。其实对于上面的问题我们也可 以利用图片框来巧妙地解决。

  标签： 屏幕 动画 图形

  上传时间： 2014-01-06

  上传用户：watch100

• 数字计算机的设计coric,利用 Verilog实现,格式为.v格式.详细见文件注释免费下载

  资源简介：数字计算机的设计coric,利用 Verilog实现,格式为.v格式.详细见文件注释

  标签： Verilog coric 数字 计算机

  上传时间： 2013-12-20

  上传用户：dongqiangqiang

• 递增方式在4位数码管上向上计数显示从0000-0001->0002……..9999….0000….0001…. -- 利用CPLD设计了一个4位十进制计数器免费下载

  资源简介：递增方式在4位数码管上向上计数显示从0000-0001->0002……..9999….0000….0001…. -- 利用CPLD设计了一个4位十进制计数器，并用数码管显示当前计数值

  标签： 0000 0001 0002 9999

  上传时间： 2013-12-16

  上传用户：ardager

• 利用计数器来实现三角波的程序设计任务免费下载

  资源简介：利用计数器来实现三角波的程序设计任务，用于信号发生器

  标签： 计数器 三角波 程序设计

  上传时间： 2017-01-19

  上传用户：klin3139

• 文中首先介绍了Windows NT文件系统过滤驱动程序工作原理和开发方法, 以及在设计 过程中遇到的诸如动态附着文件系统等关键问题的解决方法, 之后着重阐述了如何利用它来实 现文件访问控制、文件访免费下载

  资源简介：文中首先介绍了Windows NT文件系统过滤驱动程序工作原理和开发方法, 以及在设计 过程中遇到的诸如动态附着文件系统等关键问题的解决方法, 之后着重阐述了如何利用它来实 现文件访问控制、文件访问事件的事后审计、文件的动态加密, 和文件的镜像备份等信息安...

  标签： Windows 文件系统 工作原理 动态

  上传时间： 2014-01-16

  上传用户：xfbs821

• 设计一个图形用户界面,利用下表的数据,设计窗体界面来演示数据插值,在窗体界面上分别演示线性插值和三样条插值在每分钟内每隔的秒数,钢轨每隔米不同长度处.这两个参数由用户输入,绘制改变插方法,和改变参数后免费下载

  资源简介：设计一个图形用户界面,利用下表的数据,设计窗体界面来演示数据插值,在窗体界面上分别演示线性插值和三样条插值在每分钟内每隔的秒数,钢轨每隔米不同长度处.这两个参数由用户输入,绘制改变插方法,和改变参数后的图形输出.并用”选项”菜单控制:网格开关,图例开...

  标签： 分 参数 数据 插值

  上传时间： 2017-06-25

  上传用户：爱死爱死

• 利用XC9572-TQFP100(Xilinx CPLD)制作的多功能CPLD/FPGA的ISP下载线源代码及线路图。可用来烧录Xilinx,Lattice,Altera等厂家的CPLD/FPGA.免费下载

  资源简介：利用XC9572-TQFP100(Xilinx CPLD)制作的多功能CPLD/FPGA的ISP下载线源代码及线路图。可用来烧录Xilinx,Lattice,Altera等厂家的CPLD/FPGA.

  标签： CPLD Xilinx FPGA Lattice

  上传时间： 2017-07-16

  上传用户：anng

• 次代码利用Verilog HDL来描述的免费下载

  资源简介：次代码利用Verilog HDL来描述的，可以实现2倍频功能，只是频率有一点误差。

  标签： Verilog HDL 代码

  上传时间： 2014-01-11

  上传用户：维子哥哥

• 利用单片机来实现语音数据采集的硬件系统设计免费下载

  资源简介：利用单片机来实现语音数据采集的硬件系统设计

  标签： 用单片机 数据采集 语音 硬件

  上传时间： 2014-11-26

  上传用户：zhangliming420

• 基于FPGA的数字频率计的设计11利用VHDL 硬件描述语言设计,并在EDA(电子设计自动化) 工具的帮助下,用大规模可编程逻辑器件(FPGA/ CPLD) 实现数字频率计的设计原理及相关程序免费下载

  资源简介：基于FPGA的数字频率计的设计11利用VHDL 硬件描述语言设计,并在EDA(电子设计自动化) 工具的帮助下,用大规模可编程逻辑器件(FPGA/ CPLD) 实现数字频率计的设计原理及相关程序

  标签： FPGA CPLD VHDL EDA

  上传时间： 2013-11-25

  上传用户：ruan2570406

• 利用Verilog设计的16位CPU的设计案例免费下载

  资源简介：利用Verilog设计的16位CPU的设计案例，适合感兴趣的学习者学习，可以提高自己的能力，大家可以多交流哈

  标签： Verilog cpu

  上传时间： 2022-05-16

  上传用户：得之我幸78

• FPGA／CPLD设计工具——Xilinx-ISE使用详解-378页-71.7M.rar免费下载

  资源简介：本书以FPGA/CPLD设计流程为主线，阐述了如何合理地利用ISE设计平台集成的各种设计工具，高效地完成FPGA/CPLD的设计方法与技巧。全书在介绍FPGA/CPLD概念和设计流程的基础上，依次论述了工程管理与设计输入、仿真、综合、约束、实现与布局布线、配置调试等主要...

  标签： Xilinx-ISE FPGA CPLD 71.7

  上传时间： 2013-06-24

  上传用户：gut1234567

• 基于FPGA的数字频率计的设计11利用VHDL 硬件描述语言设计免费下载

  资源简介：基于FPGA的数字频率计的设计11利用VHDL 硬件描述语言设计,并在EDA(电子设计自动化) 工具的帮助下,用大规模可编程逻辑器件(FPGA/ CPLD) 实现数字频率计的设计原理及相关程序

  标签： FPGA VHDL 数字频率计 硬件描述语言

  上传时间： 2013-08-06

  上传用户：taozhihua1314

• 利用FPGA来实现一个简单的医疗呼叫系统免费下载

  资源简介：利用FPGA来实现一个简单的医疗呼叫系统，使用语言Verilog

  标签： FPGA 呼叫系统

  上传时间： 2013-08-06

  上传用户：kytqcool

• FPGA/CPLD设计指导准则免费下载

  资源简介：FPGA/CPLD设计指导准则。如基本设计原则，设计思想，基本操作技巧，常用模块。有意识地利用这些原则方法指导工作学习，可以取得事倍功半的效果。

  标签： FPGA CPLD 设计指导 准则

  上传时间： 2013-08-26

  上传用户：

• FPGA/CPLD设计指导准则。如基本设计原则免费下载

  资源简介：FPGA/CPLD设计指导准则。如基本设计原则，设计思想，基本操作技巧，常用模块。有意识地利用这些原则方法指导工作学习，可以取得事倍功半的效果。

  标签： FPGA CPLD 设计指导 准则

  上传时间： 2014-01-08

  上传用户：qlpqlq

• 利用Verilog语言免费下载

  资源简介：利用Verilog语言，设计分频器，很不错的参考资料

  标签： Verilog 语言

  上传时间： 2013-12-03

  上传用户：685

• 利用Verilog语言免费下载

  资源简介：利用Verilog语言，从上至下层次管理的设计思想；Verilog HDL的行为描述和结构描述,实现8位频率计，4个0检测修正电路的原理说明

  标签： Verilog 语言

  上传时间： 2016-12-29

  上传用户：caozhizhi

• 利用FPGA来实现一个简单的医疗呼叫系统免费下载

  资源简介：利用FPGA来实现一个简单的医疗呼叫系统，使用语言Verilog

  标签： FPGA 呼叫系统

  上传时间： 2014-01-04

  上传用户：Zxcvbnm

• Altera FPGA CPLD设计 基础篇 高清书签版免费下载

  资源简介：Altera FPGA CPLD设计 基础篇 高清书签版

  标签： Altera FPGA CPLD

  上传时间： 2013-05-30

  上传用户：eeworm

• Altera FPGA CPLD设计 高级篇 高清书签版免费下载

  资源简介：Altera FPGA CPLD设计 高级篇 高清书签版

  标签： Altera FPGA CPLD

  上传时间： 2013-07-09

  上传用户：eeworm

• Altera FPGA CPLD设计 基础篇 高清书签版免费下载

  资源简介：Altera FPGA CPLD设计 基础篇 高清书签版

  标签： Altera FPGA CPLD

  上传时间： 2013-07-14

  上传用户：eeworm