vhdl语言EDA实验

资 源 简 介

vhdl语言 EDA 2实验

您 可 能 感 兴 趣 的

• 用CADENCE做VHDL语言实验的教程
• 大学vhdl语言实验大全,基于max-plus2平台,内有8-3译码器,8位加法器,数字钟
• 用CADENCE做VHDL语言实验的教程
• EDA设计实验
• 51单片机C语言实验及实践教程.rar
• 基于cpld的pwm控制设计采用vhdl.verilog语言设计
• VHDL硬件语言编写的曼彻斯特码的解码程序
• vhdl交通灯实验报告
• Verilog&Vhdl混语言对SDRAM的控制源代码
• system c 是在C环境下的硬件描述语言,比VHDL 等语言具有更强的抽象能力,内有system C的开发支持库和一些VC下的开发例程