FPGA设计全流程

资 源 简 介

FPGA设计全流程：Modelsim>>Synplify.Pro>>ISE\\r\\n第一章 Modelsim编译Xilinx库\\r\\n第二章 调用Xilinx CORE-Generator\\r\\n第三章 使用Synplify.Pro综合HDL和内核\\r\\n第四章 综合后的项目执行\\r\\n第五章 不同类型结构的仿真

您 可 能 感 兴 趣 的