分频器2（外部中断实现）

相 关 资 源

• VHDL实现倍频--偶数倍 分频电路 --分频倍数=2（n+1）免费下载

  资源简介：VHDL实现倍频--偶数倍 分频电路 --分频倍数=2（n+1）

  标签： VHDL 倍频 分频电路 分

  上传时间： 2013-12-12

  上传用户：haohaoxuexi

• 基于FPGA的分频器,可以根据更改参数,实现不同倍数的分频.免费下载

  资源简介：基于FPGA的分频器,可以根据更改参数,实现不同倍数的分频.

  标签： FPGA 分频器 分频 参数

  上传时间： 2014-11-18

  上传用户：songnanhua

• 基于FPGA的分频器免费下载

  资源简介：基于FPGA的分频器,可以根据更改参数,实现不同倍数的分频.

  标签： FPGA 分频器

  上传时间： 2013-08-15

  上传用户：llwap

• 基于Quartus II的数控分频器的项目设计免费下载

  资源简介：基于Quartus II的数控分频器的项目设计，实现对时钟信号的任意进制分频，包含了项目文件和VHDL源代码

  标签： Quartus 数控 分频器 项目设计

  上传时间： 2017-07-18

  上传用户：yangbo69

• 常用2、4、6及任意偶数分频器的VHDL代码实现（原创）免费下载

  资源简介：常用2、4、6及任意偶数分频器的VHDL代码实现（原创）

  标签： VHDL 分频器 代码

  上传时间： 2013-12-17

  上传用户：330402686

• 常用1、3、5及任意奇数分频器的VHDL代码实现（原创）免费下载

  资源简介：常用1、3、5及任意奇数分频器的VHDL代码实现（原创）

  标签： VHDL 分频器 代码

  上传时间： 2013-12-26

  上传用户：rishian

• 一个可实现多倍（次）分频器VHDL源代码设计免费下载

  资源简介：一个可实现多倍（次）分频器VHDL源代码设计

  标签： VHDL 分频器 源代码

  上传时间： 2014-01-27

  上传用户：2467478207

• 利用计数器和分频器设计一个实时的时钟。一共需要1个模24计数器、2个模6计数器、2个模10计数器、一个生成1Hz的分频器和6个数码管解码器。最终用HEX5~HEX4显示小时（0~23）免费下载

  资源简介：利用计数器和分频器设计一个实时的时钟。一共需要1个模24计数器、2个模6计数器、2个模10计数器、一个生成1Hz的分频器和6个数码管解码器。最终用HEX5~HEX4显示小时（0~23），用HEX3~HEX2显示分钟（0~59），用HEX1~HEX0显示秒钟（0~59）。

  标签： HEX 计数器 模 1Hz

  上传时间： 2014-12-20

  上传用户：dbs012280

• 半整数分频器的实现（verilog）免费下载

  资源简介：半整数分频器的实现（verilog），本文以6.5分频为例！很实用的！

  标签： verilog 整数 分频器

  上传时间： 2014-08-20

  上传用户：pompey

• 1. EXT_C.rar, 给初学者(带中文注释的C51语言例程), 利用外部中断实现LED灯的简单控制。 2. EXT_A.rar, 给初学者(带中文注释的51汇编语言例程), 利用外部中断实现L免费下载

  资源简介：1. EXT_C.rar, 给初学者(带中文注释的C51语言例程), 利用外部中断实现LED灯的简单控制。 2. EXT_A.rar, 给初学者(带中文注释的51汇编语言例程), 利用外部中断实现LED灯的简单控制。 两个同样功能的中断例程, 一个用C51实现, 另一个用ASM51实现(ASM51是由C...

  标签： EXT_C EXT_A C51

  上传时间： 2014-12-03

  上传用户：xyipie

• 用Verilog实现基于FPGA的通用分频器免费下载

  资源简介：用Verilog实现基于FPGA的通用分频器

  标签： Verilog FPGA 分频器

  上传时间： 2013-08-30

  上传用户：xingyuewubian

• 用VerilogHDL实现基于FPGA的通用分频器的设计免费下载

  资源简介：用VerilogHDL实现基于FPGA的通用分频器的设计

  标签： VerilogHDL FPGA 分频器

  上传时间： 2013-10-28

  上传用户：xiaoxiang

• 用VerilogHDL实现基于FPGA的通用分频器的设计免费下载

  资源简介：用VerilogHDL实现基于FPGA的通用分频器的设计

  标签： VerilogHDL FPGA 分频器

  上传时间： 2015-01-02

  上传用户：oooool

• 分频器 几次分频欧次分频 vhdl 语言实现免费下载

  资源简介：分频器 几次分频欧次分频 vhdl 语言实现

  标签： vhdl 分频 分频器 语言

  上传时间： 2015-05-14

  上传用户：zycidjl

• 第7章数字系统设计实例 7.1 半整数分频器的设计 7.2 音乐发生器 7.3 2FSK/2PSK信号产生器 7.4 实用多功能电子表 7.5 交通灯控制器 7.6 数字频率计免费下载

  资源简介：第7章数字系统设计实例 7.1 半整数分频器的设计 7.2 音乐发生器 7.3 2FSK/2PSK信号产生器 7.4 实用多功能电子表 7.5 交通灯控制器 7.6 数字频率计

  标签： 7.1 7.2 7.3 FSK

  上传时间： 2015-06-23

  上传用户：tianyi223

• 用Verilog实现基于FPGA的通用分频器免费下载

  资源简介：用Verilog实现基于FPGA的通用分频器

  标签： Verilog FPGA 分频器

  上传时间： 2015-08-20

  上传用户：songrui

• 任意N进制分频器的标准VHDL代码（原创）免费下载

  资源简介：任意N进制分频器的标准VHDL代码（原创）

  标签： VHDL N进制 分频器 代码

  上传时间： 2013-12-25

  上传用户：洛木卓

• 1. EXT_C.rar, 给初学者(带中文注释的C51语言例程), 利用外部中断实现LED灯的简单控制。 2. EXT_A.rar, 给初学者(带中文注释的51汇编语言例程), 利用外部中断实现L免费下载

  资源简介：1. EXT_C.rar, 给初学者(带中文注释的C51语言例程), 利用外部中断实现LED灯的简单控制。 2. EXT_A.rar, 给初学者(带中文注释的51汇编语言例程), 利用外部中断实现LED灯的简单控制。 两个同样功能的中断例程, 一个用C51实现, 另一个用ASM51实现。

  标签： EXT_C EXT_A C51

  上传时间： 2015-09-29

  上传用户：270189020

• 1. EXT_C.rar, 给初学者(带中文注释的C51语言例程), 利用外部中断实现LED灯的简单控制。 2. EXT_A.rar, 给初学者(带中文注释的51汇编语言例程), 利用外部中断实现L免费下载

  资源简介：1. EXT_C.rar, 给初学者(带中文注释的C51语言例程), 利用外部中断实现LED灯的简单控制。 2. EXT_A.rar, 给初学者(带中文注释的51汇编语言例程), 利用外部中断实现LED灯的简单控制。

  标签： EXT_C EXT_A C51

  上传时间： 2015-10-07

  上传用户：一诺88

• 本文介绍了两种分频系数为整数或半整数的可控分频器的设计方法。其中之一可以实现50％的奇数分频。利用VHDL语言编程免费下载

  资源简介：本文介绍了两种分频系数为整数或半整数的可控分频器的设计方法。其中之一可以实现50％的奇数分频。利用VHDL语言编程，并用QUARTERS||4.0进行仿真，用 FPGA 芯片实现。 关键词：半整数，可控分频器，VHDL, FPGA

  标签： VHDL 分频 整数 系数

  上传时间： 2015-11-27

  上传用户：tyler

• vhdl语言描述分频器免费下载

  资源简介：vhdl语言描述分频器，实现2、4、8、16……分频，经过实践

  标签： vhdl 语言 分频器

  上传时间： 2013-12-30

  上传用户：hongmo

• DPLL由 鉴相器 模K加减计数器 脉冲加减电路 同步建立侦察电路 模N分频器 构成. 整个系统的中心频率(即signal_in和signal_out的码速率的2倍) 为clk/8/N. 模K免费下载

  资源简介：DPLL由 鉴相器 模K加减计数器 脉冲加减电路 同步建立侦察电路 模N分频器 构成. 整个系统的中心频率(即signal_in和signal_out的码速率的2倍) 为clk/8/N. 模K加减计数器的K值决定DPLL的精度和同步建立时间,K越大,则同步建立时间长,同步精度高.反之则短,低.

  标签： signal_out signal_in DPLL 模

  上传时间： 2013-12-26

  上传用户：希酱大魔王

• 利用AVR单片机Mega16的定时器0的溢出中断实现2.5KHz的方波免费下载

  资源简介：利用AVR单片机Mega16的定时器0的溢出中断实现2.5KHz的方波

  标签： Mega AVR 2.5 KHz

  上传时间： 2014-01-19

  上传用户：685

• vhdl语言编写的2分频器代码免费下载

  资源简介：vhdl语言编写的2分频器代码，简单易懂

  标签： vhdl 语言 编写 分频器

  上传时间： 2014-01-08

  上传用户：lht618

• 2.5分频器。算是小数分频的一个例子。我们以前做实验的时候用来写实验报告滴~还有好多呢免费下载

  资源简介：2.5分频器。算是小数分频的一个例子。我们以前做实验的时候用来写实验报告滴~还有好多呢，慢慢上传吧~

  标签： 2.5 分频器 小数分频 实验

  上传时间： 2016-04-30

  上传用户：xz85592677

• 用vhdl实现的分频器免费下载

  资源简介：用vhdl实现的分频器，可产生任意对主时钟的分频，从而是实现不同频率pwm的控制

  标签： vhdl 分频器

  上传时间： 2016-06-01

  上传用户：6546544

• 分频器是FPGA设计中使用频率非常高的基本单元之一。尽管目前在大部分设计中还广泛使用集成锁相环(如altera的PLL免费下载

  资源简介：分频器是FPGA设计中使用频率非常高的基本单元之一。尽管目前在大部分设计中还广泛使用集成锁相环(如altera的PLL，Xilinx的DLL)来进行时钟的分频、倍频以及相移设计，但是，对于时钟要求不太严格的设计，通过自主设计进行时钟分频的实现方法仍然非常流行。首先...

  标签： altera FPGA PLL 分频器

  上传时间： 2016-06-14

  上传用户：wpwpwlxwlx

• 电子通信系统的建模与仿真 第4章 电子线路仿真试验 4.1 信号合并 4.2 微积分 4.3 触发器 4.4 分频器 4.5 使能开关 4.6 编程开关 4.7 移位寄存器免费下载

  资源简介：电子通信系统的建模与仿真 第4章 电子线路仿真试验 4.1 信号合并 4.2 微积分 4.3 触发器 4.4 分频器 4.5 使能开关 4.6 编程开关 4.7 移位寄存器 4.8 整流电路 4.9 驻波演示 4.10 超外差式接收机

  标签： 4.1 4.2 4.3 4.4

  上传时间： 2016-09-06

  上传用户：zwei41

• 用VERILOG HDL实现的任意 频率分频器源代码免费下载

  资源简介：用VERILOG HDL实现的任意 频率分频器源代码，是一个通用的程序

  标签： VERILOG HDL 频率 分频器

  上传时间： 2014-01-07

  上传用户：alan-ee

• 本文使用实例描述了在 FPGA/CPLD 上使用 VHDL 进行分频器设 计免费下载

  资源简介：本文使用实例描述了在 FPGA/CPLD 上使用 VHDL 进行分频器设 计，包括偶数分频、非 50％占空比和 50％占空比的奇数分频、半整数 （N+0.5）分频、小数分频、分数分频以及积分分频。所有实现均可 通过 Synplify Pro 或 FPGA 生产厂商的综合器进行综合，形成可...

  标签： FPGA CPLD VHDL 分频器

  上传时间： 2013-12-15

  上传用户：从此走出阴霾