· 摘要: 介绍了一种快速的位提取和插入实现方法.该方法通过使用快速的与或逻辑电路而不是较慢的多选1电路来减小时延;通过器件复用技术来减小面积.仿真和综合结果表明该方法大大优化了DSP的时延和面积,有助于提高DSP整体的运算速度和降低功耗.