虫虫首页| 资源下载| 资源专辑| 精品软件
登录| 注册

您现在的位置是:虫虫下载站 > 资源下载 > 技术资料 > FPGA上浮点加_减法器的设计

FPGA上浮点加_减法器的设计

  • 资源大小:79 K
  • 上传时间: 2024-08-25
  • 上传用户:lipengxu
  • 资源积分:2 下载积分
  • 标      签: FPGA 浮点

资 源 简 介

· 摘要:  浮点加减运算是现代数字信号处理应用中非常频繁的操作,介绍了字长为20位的TI DSP浮点数在VirtexTM-E系列FPGA上的实现,这种设计在用三拍实现浮点加减运算时,速度达到了80M以上.  

相 关 资 源