译码器及其综合性设计性实验

相 关 资 源

• 这是一个有关哈夫曼编/译码器的课程设计免费下载

  资源简介：这是一个有关哈夫曼编/译码器的课程设计， 原题参见青华大学出版社出版、严巍敏主编的数据结构题集（c语言版）

  标签： 译码器

  上传时间： 2014-01-27

  上传用户：fandeshun

• 3-8译码器学校课程设计上载以大家共享免费下载

  资源简介：3-8译码器学校课程设计上载以大家共享，如有不足请多指教

  标签： 译码器 家

  上传时间： 2013-11-28

  上传用户：csgcd001

• 三篇关于Viterbi FPGA编译码器的优化设计文档： 1、Viterbi译码器的FPGA设计实现与优化.pdf 2、Viterbi译码器的低功耗设计.pdf 3、基于FPGA的高速并行Vit免费下载

  资源简介：三篇关于Viterbi FPGA编译码器的优化设计文档： 1、Viterbi译码器的FPGA设计实现与优化.pdf 2、Viterbi译码器的低功耗设计.pdf 3、基于FPGA的高速并行Viterbi译码器的设计与实现.pdf

  标签： Viterbi FPGA Vit

  上传时间： 2013-11-27

  上传用户：邶刖

• 二叉排序树的建立,查找,删除,插入等功能. 是数据结构的设计性实验的代码,使用wintc编译.免费下载

  资源简介：二叉排序树的建立,查找,删除,插入等功能. 是数据结构的设计性实验的代码,使用wintc编译.

  标签： wintc 排序 删除 代码

  上传时间： 2016-08-14

  上传用户：wsf950131

• 为大学生提供的设计性实验代码,银行管理系统,内含实验报告和详细具体的代码,包括了设计的详细分析,打包成为doc文档下载免费下载

  资源简介：为大学生提供的设计性实验代码,银行管理系统,内含实验报告和详细具体的代码,包括了设计的详细分析,打包成为doc文档下载

  标签： 代码 大学生

  上传时间： 2013-12-31

  上传用户：l254587896

• 维特比译码器的asic设计的相关论文免费下载

  资源简介：维特比译码器的asic设计的相关论文

  标签： asic 译码器 论文

  上传时间： 2014-01-09

  上传用户：wys0120

• 操作系统的设计性实验~文件系统 • 熟悉文件系统管理过程 • 模拟文件系统工作过程免费下载

  资源简介：操作系统的设计性实验~文件系统 &#8226 熟悉文件系统管理过程 &#8226 模拟文件系统工作过程，实现文件的存储和删除 &#8226 撰写实验报告

  标签： 8226 文件系统 操作系统 实验

  上传时间： 2017-01-15

  上传用户：skfreeman

• MIMO-GMC系统中Turbo译码器的设计及FPGA实现免费下载

  资源简介：Turbo码是一类并行级联的系统卷积码，它是在综合级联码、最大后验概率(MAP)译码、软输入软输出及迭代译码等理论基础上的一种创新。Turbo码的基本原理是通过对编码器结构的巧妙设计，多个子码通过交织器隔离进行并行级联编码输出，增大了码距。译码器则以类似...

  标签： MIMO-GMC Turbo FPGA

  上传时间： 2013-04-24

  上传用户：shanml

• LTE标准下Turbo码编译码器的集成设计免费下载

  资源简介：针对固定码长Turbo码适应性差的缺点，以LTE为应用背景，提出了一种帧长可配置的Turbo编译码器的FPGA实现方案。该设计可以依据具体的信道环境和速率要求调节信息帧长，平衡译码性能和系统时延。方案采用“自顶向下”的设计思想和“自底而上”的实现方法，对 Tu...

  标签： Turbo LTE 标准 编译码器

  上传时间： 2013-10-28

  上传用户：d815185728

• LTE标准下Turbo码编译码器的集成设计免费下载

  资源简介：针对固定码长Turbo码适应性差的缺点，以LTE为应用背景，提出了一种帧长可配置的Turbo编译码器的FPGA实现方案。该设计可以依据具体的信道环境和速率要求调节信息帧长，平衡译码性能和系统时延。方案采用“自顶向下”的设计思想和“自底而上”的实现方法，对 Tu...

  标签： Turbo LTE 标准 编译码器

  上传时间： 2013-10-08

  上传用户：回电话#

• 新型并行Turbo编译码器的FPGA实现免费下载

  资源简介：可靠通信要求消息从信源到信宿尽量无误传输，这就要求通信系统具有很好的纠错能力，如使用差错控制编码。自仙农定理提出以来，先后有许多纠错编码被相继提出，例如汉明码，BCH码和RS码等，而C。Berrou等人于1993年提出的Turbo码以其优异的纠错性能成为通信界...

  标签： Turbo FPGA 并行 编译码器

  上传时间： 2013-04-24

  上传用户：ziyu_job1234

• 基于FPGA的Turbo码编译码器研究与实现免费下载

  资源简介：本文以Turbo码编译码器的FPGA实现为目标，对Turbo码的编译码算法和用硬件语言将其实现进行了深入的研究。 首先，在理论上对Turbo码的编译码原理进行了介绍，确定了Max-log-MAF算法的译码算法，结合CCSDS标准，在实现编码器时，针对标准中给定的帧长、码率与交...

  标签： Turbo FPGA 编译码器

  上传时间： 2013-04-24

  上传用户：haohaoxuexi

• 基于FPGA的Turbo码编译码器设计.rar免费下载

  资源简介：作为性能优异的纠错编码，Turbo码自诞生以来就一直受到理论界以及工程应用界的关注。TD—SCDMA是我国拥有自主知识产权的3G通信标准，该标准把Turbo码是作为前向纠错体制，但Turbo码的译码算法比较复杂并且需要多次迭代，这造成Turbo码译码延时大，译码速度慢...

  标签： Turbo FPGA 编译码器

  上传时间： 2013-05-31

  上传用户：huyiming139

• 卷积码在CDMA2000中的应用及其译码器FPGA实现免费下载

  资源简介：数字信息在有噪声的信道中传输时，受到噪声的影响，误码总是不可避免的。根据香农信息理论，只要使Es/N0足够大，就可以达到任意小的误码率。采用差错控制编码，即信道编码技术，可以在一定的Es/N0条件下有效地降低误码率。按照对信息元处理方式不同，信道编码...

  标签： CDMA 2000 FPGA 卷积码

  上传时间： 2013-06-24

  上传用户：lingduhanya

• 7段数码显示译码器设计免费下载

  资源简介：7段数码显示译码器设计，包裹程序设计，实验目的，内容，图像。

  标签： 数码显示 译码器

  上传时间： 2013-12-18

  上传用户：cuibaigao

• 电子工程(报告) >> [数字电子课程设计] 七段数码显示译码器设计[数字电子课程设计] 七段数码显示译码器设计 购买...(1)学习7数码显示译码器设计 (2)学习VHDL的多层次设计方免费下载

  资源简介：电子工程(报告) >> [数字电子课程设计] 七段数码显示译码器设计[数字电子课程设计] 七段数码显示译码器设计 购买...(1)学习7数码显示译码器设计 (2)学习VHDL的多层次设计方法。 二、设计任务及要求: (1)实验内容1:说明程序1的...

  标签： gt VHDL 七段数码 数字

  上传时间： 2013-12-24

  上传用户：sclyutian

• 基于西门子PLC的实验室网络控制系统的研究.rar免费下载

  资源简介：随着技术的发展，基于PLC的控制系统呈现综合化、网络化的发展趋势。为了适应当今PLC课程教学的需要，我们应提供具有现场控制对象的控制层、监控管理层、远程监控层三层结构的实验控制系统，并将组态软件技术、先进的数据交互技术、单片机技术、通信技术集成在...

  标签： PLC 西门子 实验室

  上传时间： 2013-05-22

  上传用户：归海惜雪

• 基于FPGA的Viterbi译码器设计与实现.rar免费下载

  资源简介：卷积码是广泛应用于卫星通信、无线通信等多种通信系统的信道编码方式。Viterbi算法是卷积码的最大似然译码算法，该算法译码性能好、速度快，并且硬件实现结构比较简单，是最佳的卷积码译码算法。随着可编程逻辑技术的不断发展，使用FPGA实现Viterbi译码器的设...

  标签： Viterbi FPGA 译码器

  上传时间： 2013-06-24

  上传用户：myworkpost

• 基于FPGA的TS流复用器及其接口的设计与实现.rar免费下载

  资源简介：在数字电视系统中，MPEG-2编码复用器是系统传输的核心环节，所有的节目、数据以及各种增值服务都是通过复用打包成传输流传输出去。目前，只有少数公司掌握复用器的核心算法技术，能够采用MPEG-2可变码率统计复用方法提高带宽利用率，保证高质量图像传输。由于...

  标签： FPGA TS流 复用器

  上传时间： 2013-08-03

  上传用户：gdgzhym

• RS编译码器的设计与FPGA实现免费下载

  资源简介：Reed-Solomon码(简称RS码)是一种具有很强纠正突发和随机错误能力的信道编码方式，在深空通信、移动通信、磁盘阵列以及数字视频广播(DVB)等系统中具有广泛的应用。 本文简要介绍了有限域基本运算的算法和常用的RS编码算法，分析了改进后的Euclid算法和改进后的...

  标签： FPGA RS编译码

  上传时间： 2013-06-11

  上传用户：奇奇奔奔

• RS（255，223）译码器的FPGA实现及其性能测试免费下载

  资源简介：　　本课题首先研究了常规的RS译码器的算法，确定在关键方程的计算中采用一种新改进的BM算法，然后提出了基于复数基的有限域快速并行乘法器和利用幂指数相减进行除法计算的有限域除法器，通过这些优化方法提高了RS译码器的速度，减少了译码延时和硬件资源使用...

  标签： FPGA 255 223 译码器

  上传时间： 2013-06-29

  上传用户：gokk

• 全并行Viterbi译码器的FPGA实现免费下载

  资源简介：　　本文对于全并行Viterbi译码器的设计及其FPGA实现方案进行了研究，并最终将用FPGA实现的译码器嵌入到某数字通信系统之中。　　首先介绍了卷积码及Viterbi译码算法的基本原理，并对卷积码的纠错性能进行了理论分析。接着介绍了Viterbi译码器各个模块实现的...

  标签： Viterbi FPGA 并行 译码器

  上传时间： 2013-07-30

  上传用户：13913148949

• IEEE80211a物理层关键技术研究——FIR滤波器与Viterbi译码器的FPGA实现免费下载

  资源简介：无线局域网(WLAN,Wireless Local Area Network)是未来移动通信系统的重要组成部分.为了满足用户高速率、方便灵活的接入互联网的需求,WLAN的研究和建设正在世界范围内如火如荼的展开.由于摆脱了有线连接的束缚,无线局域网具有移动性好、成本低和不会出现线缆故...

  标签： Viterbi 80211a 80211 IEEE

  上传时间： 2013-06-19

  上传用户：xinzhch

• （2，1，9）软判决Viterbi译码器的设计与FPGA实现免费下载

  资源简介：卷积码是无线通信系统中广泛使用的一种信道编码方式。Viterbi译码算法是一种卷积码的最大似然译码算法，它具有译码效率高、速度快等特点，被认为是卷积码的最佳译码算法。本文的主要内容是在FPGA上实现约束长度为9，码率为1/2，采用软判决方式的Viterbi译码器...

  标签： Viterbi FPGA 软判决 译码器

  上传时间： 2013-07-23

  上传用户：叶山豪

• 基于FPGA的RS码编译码器的设计与实现免费下载

  资源简介：研制发射微小卫星，是我国利用空间技术服务经济建设、造福人类的重要途径。现代微小卫星在短短20年里能取得长足的发展，主要取决于微小卫星自身的一系列特点：重量轻，体积小，成本低，性能高，安全可靠，发射方便、快捷灵活等。在卫星通信系统中，由于传输信...

  标签： FPGA RS码 编译码器

  上传时间： 2013-08-01

  上传用户：lili123

• 卷积编码及基于DSP的Viterbi译码器设计免费下载

  资源简介：·卷积编码及基于DSP的Viterbi译码器设计

  标签： Viterbi DSP 卷积 编码

  上传时间： 2013-04-24

  上传用户：Jason1990

• 基于FPGA的RS码译码器的设计免费下载

  资源简介：介绍了符合CCSDS标准的RS（255，223）码译码器的硬件实现结构。译码器采用8位并行时域译码算法，主要包括了修正后的无逆BM迭代译码算法，钱搜索算法和Forney算法。采用了三级流水线结构实现，减小了译码器的时延，提高了译码的速率，使用了VHDL语言完成译码器...

  标签： FPGA RS码 译码器

  上传时间： 2013-10-17

  上传用户：cc1915

• 基于FPGA的RS码译码器的设计免费下载

  资源简介：介绍了符合CCSDS标准的RS（255，223）码译码器的硬件实现结构。译码器采用8位并行时域译码算法，主要包括了修正后的无逆BM迭代译码算法，钱搜索算法和Forney算法。采用了三级流水线结构实现，减小了译码器的时延，提高了译码的速率，使用了VHDL语言完成译码器...

  标签： FPGA RS码 译码器

  上传时间： 2013-12-13

  上传用户：yzhl1988

• 大学vhdl语言实验大全,基于max-plus2平台,内有8-3译码器,8位加法器,数字钟免费下载

  资源简介：大学vhdl语言实验大全,基于max-plus2平台,内有8-3译码器,8位加法器,数字钟，数码显示，74ls138，8，4位计数器，d，rs触发器，加法器，交通灯等，此原码基于长江大学可编程器件实验箱,如要运行在其他平台上需要重新定义管脚

  标签： max-plus vhdl 大学 加法器

  上传时间： 2013-12-23

  上传用户：qiaoyue

• 7段数码显示译码器图形设计.doc!!!需要的快下哦免费下载

  资源简介：7段数码显示译码器图形设计.doc!!!需要的快下哦

  标签： 数码显示 图形 译码器

  上传时间： 2014-01-03

  上传用户：ddddddos