纠错码理论的中心任务是设计出编码效率高、抗干扰性能好而编译码设备又较简单的纠错码。本文主要关注纠错码中的线性分组码，因为线性分组码是分组码中最重要的一类码，是讨论各类码的基础，文中重点研究的循环纠错码和LDPC码就属于线性分组码。 鉴于采用硬件描述语言VHDL进行设计输入的优点，首先给出了基于VHDL的一种系统循环码编码器、译码器，以及m序列发生器的实现办法，并进行性能仿真与分析。接下来对LDPC码的译码算法和硬件实现方案进行了较深入的研究，针对其译码算法的特点，提出了采用基于C语言的FPGA编程设计方法进行相应的结构模型设计的方案。给出了译码器的C语言设计和Impulse C编程模型，最后在FPGA/协处理器混合平台目标上实现该译码器，证实了LDPC码具有良好的纠错性能，为软件工程师开发基于FPGA的嵌入式系统提供了新的思路。
