虫虫首页| 资源下载| 资源专辑| 精品软件
登录| 注册

您现在的位置是:虫虫下载站 > 资源下载 > 技术资料 > 多重级联奇偶校验码的FPGA实现

多重级联奇偶校验码的FPGA实现

  • 资源大小:3049 K
  • 上传时间: 2024-02-19
  • 上传用户:13692533910
  • 资源积分:2 下载积分
  • 标      签: FPGA 多重 级联

资 源 简 介

自1948年香农提出并证明了著名的有扰信道编码定理以来,人们一直在努力寻找一个逼近香农理论极限的好码。1993年Turbo码的出现则为彻底地解决这一问题带来希望。最初提出的Turbo码是一类并行级联卷积码,虽然其理论和实际应用都发展的比较成熟,但由于它本身的一些缺点,例如码率较低,译码复杂度较高,使得其开发利用有了一定的局限。目前Turbo码的概念已经有了很大的拓展,其子码不仅可以是卷积码,而且也可以是分组码;级联形式不仅可以并联,也可以串联,甚至两者混合;由多个子码而形成的级联码称为多重级联码。并行级联分组码也已经显示出接近香农理论极限的卓越性能,而其译码采用的也是一种相对简单的迭代译码技术。本文所研究的多重级联奇偶校验码就是这种类型的具有很强纠错能力的差错控制编码。它是以非常简单的奇偶校验码作为子码来构造多重(多维)级联分组码。除了编码,译码简单外,多重级联奇偶码还具有很多优点:较高的编码效率,相对较低的编码,译码复杂度,灵活可变的输入数据长度、码率等优点。这些优点都是原先Turbo码所不具备的,因此多重级联奇偶码特别具有理论研究和开发应用的价值。 本文工作主要分为三部分: 第一本分主要介绍Turbo码和级联分组码编码技术,阐述了MAP(最大后验概率译码)译码方法和迭代译码思想;  第二部分研究了多重级联奇偶校验码的编码和译码方法,深入探讨和分析了两种的编译码结构以及对应的MAP和Max-Iog-MAP迭代译码算法;  第三部分着重研究了多重级联奇偶校验码的FPGA实现,在前两部分理论研究的基础上,提出了适合FPGA实现的4-PC-SPC(四维并行级联奇偶校验)码的译码方案。完成该码的编码器和译码器的FPGA实现,并对该方案做了相应的验证。 该编码器和译码器适合用于高速率的现代通信技术,特别是硬件资源较丰富的环境。

相 关 资 源