本文了描述了一种二次生成的嵌入式系统级调试工具SignalTap的工作原理和其特点,它可以在特定的FPGA器件以系统运行的速度观察到内部所有的节点,但是它只能用在特定公司生产的器件上,通用性不高.本论文参考并且模仿其部分原理,结合FPGA器件设计方便、灵活、校验快和设计可重复改变的特点,形成一个移植性很高的具有逻辑分析功能的软IP核,然后在具体的器件上用这个软IP核形成了一个具有逻辑分析功能的装置.在设计逻辑分析装置硬件部分时,采用基于平台SoC设计思路和可测试性方法,结合EDA技术用自上而下的设计思想将硬件部分的采样电路、存储电路、频率生成电路、指令识别电路、触发电路和控制电路等模块设计成为用Verilog HDL描述的软IP核,其中每个模块都要进行时序仿真和综合,然后在系统级别将每个模块有机结合形成具有逻辑分析功能的软IP核,这样可以有效实现相同功能模块的IP重用,缩短设计周期,且设计风险较小.
