卫星技术的迅猛发展，信道容量的扩大，要求地面系统能够高速有效的对数据进行实时处理，具有信息存储、处理和转发功能。同时卫星通信系统能量与带宽受限，采用FEC差错控制技术能有效的保证高效率、高传输码率、低误码率的信息传输，这要求地面系统具备高速稳定的纠错译码能力。 近年来可编程芯片(SoPC)推出和应用，使得系统的设计变得更加灵活。目前国内相关方面的研究和应用相对较少，所以对可编程片上系统进行研究也有着比较重要的意义。本课题目的是将地面系统的关键部分，包括同步、解扰、RS译码与以太网接入单元集中到一个可编程逻辑电路(PLD)芯片中，以便于减少芯片的数量，增加系统的可编程、可升级性。每个模块以自顶向下(TOP-DOWN)的设计方法实现硬件描述语言的设计，然后将各设计集成到一个PLD芯片中。 本文结合卫星数据传输中地面系统对数据处理速度要求高，以太网数据接入过程比较复杂的应用需求，应用微处理器IP core代替通用的处理器芯片，与硬件算法相结合，在FPGA内设计实现了卫星地面数据处理系统的主要功能。最后完成了译码电路硬件实现与以太网接入的软件实现。
