对某通信车载站接收机的级联编译码方法及其FPGA实现方法进行了研究，并最终用FPGA实现它，用于实际设备中。 首先介绍了系统的总体设计方案，接着分别分析了RS码、交织码和卷积码的编码及译码原理并给出其数学公式，详细介绍了RS译码器及全并行Viterbi译码器硬件实现方法，然后给出了整个系统基于Altera的FPGA的硬件具体实现方法，并在QuartusⅡ平台上对此仿真以及在Matlab平台上对结果进行验证；最后给出纠错码模块应用在通信终端上的测试性能表。 测试结果表明，纠错码模块设计达到工程标准的要求。同时基于FPGA设计的纠错码模块适用于高速数据传输的应用场合。
