随着科学技术的发展，实时图像处理在多媒体、图像通信等领域有着越来越广泛的应用，同时对图像处理系统的小型化提出了更高的要求，并且成为未来的发展趋势。 为了达到小型化、实时化的要求，论文研究了FPGA+ARM的图像处理的解决方案。系统中FPGA作为图像采集的主要控制部分，完成图像采集、存储到显示的一系列工作，同时对图像进行预处理，有效的为ARM减轻了负担。 论文阐述了图像预处理系统的总体构成，研究了Verilog硬件描述语言的设计及实现。分析了基于FPGA的图像采集及显示系统的内部逻辑设计，以及图像处理算法如中值滤波、边缘检测、图像标准、图像格式等。详细介绍了图像存取中FPGA控制SDRAM读写操作的各个步骤，研究了I2C总线及图像预处理算法的FPGA实现。在研究中值滤波器的硬件设计中，采用快速中值滤波算法，该算法大大节省了硬件资源；同时在设计过程中，通过改进算法和优化结构，合理地利用硬件资源，有效地挖掘出算法内在的并行性，采用流水线结构优化算法，提高了模块的处理速度。通过实际的运行和仿真，证明了该设计基本可以满足实时图像处理的要求。 本论文为图像处理平台FPGA+ARM的组合做了有益的探索性尝试，对今后完成以FPGA+ARM平台的实时图像处理系统的设计有着积极的意义。
